计算机组成原理实验平台HKZK-CPT
图2-1-2
6
计算机组成原理实验平台HKZK-CPT
2.1.3.2 ALU单元的工作原理（如图2-1-2）
数据输入锁存器DR1的EDR1为低电平，并且D1CK有上升沿时，把来自数据总线的数据打入锁存器DR1。同样使EDR2为低电平、D2CK有上升沿时把数据总线上的数据打入数据锁存器DR2。
算术逻辑运算单元的核心是由2片74LS181组成，它可以进行2个8位二进制数的算术逻辑运算，74LS181的各种工作方式可通过设置其控制信号来实现（S0、S1、S2、S3、M、CN）。当实验者正确设置了74LS181的各个控制信号，74LS181会运算数据锁存器DR1、DR2内的数据。由于DR1、DR2已经把数据锁存，只要74LS181的控制信号不变，那么74LS181的输出数据也不会发生改变。
输出缓冲器采用74LS244，当控制信号ALU-O为低电平时，74LS244导通，把74LS181的运算结果输出到数据总线；当ALU-O为高电平时，74LS244的输出为高阻。
2.1.3.3 控制信号说明
信号名称 EDR1 EDR2 DR1CK DR2CK S0~S3 M CN CCK ALU-O 2.1.4实验步骤
实验1、不带进位位逻辑或运算实验
? 把ALU-IN（8芯的盒型插座）与CPT-B板上的二进制开关单元中J01插座相连(对应二
进制开关H16~H23)，把ALU-OUT（8芯的盒型插座）与数据总线上的DJ02相连。 ? 把D1CK和D2CK用连线连到脉冲单元的PLS1上，把EDR1、EDR2、ALU-O、S0、
S1、S2、S3、CN、M接入二进制开关(请按下表接线)。 信号定义 接入开关位号 D1CK PLS1 孔 D2CK PLS1 孔 EDR1 H8 孔 EDR2 H7 孔 ALU-O H6 孔 CN H5 孔 M H4 孔 S3 H3 孔 S2 H2 孔 S1 H1 孔 S0 H0 孔
? 按启停单元中的运行按钮，使实验平台处于运行状态。
7
作用 选通DR1寄存器 选通DR2寄存器 DR1寄存器工作脉冲 DR2寄存器工作脉冲 74LS181工作方式选择 选择逻辑或算术运算 有无进位输入 进位寄存器的工作脉冲 74LS181计算结果输出至总线 有效电平 低电平有效 低电平有效 上升沿有效 上升沿有效 上升沿有效 低电平有效 计算机组成原理实验平台HKZK-CPT
? 二进制开关H16~H23作为数据输入，置33H(对应开关如下表)。 H23 H22 H21 H20 H19 H18 H17 H16 数据总线值 D7 D6 D5 D4 0 0 1 1 置各控制信号如下： H8 EDR1 H7 EDR2 H6 ALU-O D3 0 H5 CN D2 0 D1 1 H4 M D0 1 H3 S3 8位数据 33H H2 S2 H1 S1 H0 S0 0 1 0 1 1 1 1 1 0 ? 按脉冲单元中的PLS1脉冲按键，在D1CK上产生一个上升沿，把33H打入DR1数据
锁存器，通过逻辑笔或示波器来测量确定DR1寄存器（74LS374）的输出端，检验数据是否进入DR1中。
? 二进制开关H16~H23作为数据输入，置55H(对应开关如下表)。 H23 H22 H21 H20 H19 H18 H17 H16 数据总线值 D7 D6 D5 D4 0 1 0 1 置各控制信号如下： H8 EDR1 H7 EDR2 H6 ALU-O D3 0 H5 CN D2 1 D1 0 H4 M D0 1 H3 S3 8位数据 55H H2 S2 H1 S1 H0 S0 1 0 0 1 1 1 1 1 0
? 按脉冲单元中的PLS1脉冲按键，在D2CK上产生一个上升沿的脉冲，把55H打入DR2
数据锁存器。
? 经过74LS181的计算，把运算结果(F=A或B)输出到数据总线上，数据总线上的LED
显示灯IDB0~IDB7应该显示为77H。 实验2、不带进位位加法运算实验
? 二进制开关H16~H23作为数据输入，置33H(对应开关如下表)。 H23 H22 H21 H20 H19 H18 H17 H16 数据总线值 D7 D6 D5 D4 0 0 1 1 置各控制信号如下： H8 EDR1 H7 EDR2 H6 ALU-O D3 0 H5 CN D2 0 D1 1 H4 M D0 1 H3 S3 8位数据 33H H2 S2 H1 S1 H0 S0 0 1 0 1 0 1 0 0 1 ? 按脉冲单元中的PLS1脉冲按键，在D1CK上产生一个上升沿，把33H打入DR1数据
锁存器，通过逻辑笔或示波器来测量确定DR1寄存器（74LS374）的输出端，检验数据是否进入DR1中。
? 二进制开关H16~H23作为数据输入，置55H(对应开关如下表)。 H23 H22 H21 H20 H19 H18 H17 H16 数据总线值 D7 D6 D5 D4 0 1 0 1 置各控制信号如下： H8 EDR1 H7 EDR2 H6 ALU-O D3 0 H5 CN D2 1 D1 0 H4 M D0 1 H3 S3 8位数据 55H H2 S2 H1 S1 H0 S0 1 0 0 1 0 1 0 0 1
? 按脉冲单元中的PLS1脉冲按键，在D2CK上产生一个上升沿，把55H打入DR2数据
8
计算机组成原理实验平台HKZK-CPT
锁存器。
? 经过74LS181的计算，把运算结果(F=A加B)输出到数据总线上，数据总线上的LED
显示灯IDB0~IDB7应该显示为88H。
2.1.5实验思考
验证74LS181的算术运算和逻辑运算，在保持DR1=65H、DR2=A7H时，改变运算器的功能设置，观察运算器的输出，填写以下表格来进行分析和比较。 DR1 DR2 S3 S2 S1 S0 M=1 M=0 （算术运算） 逻辑运算 CN=1 CN=0 65 A7 0 0 0 0 F= F= F= 65 A7 0 0 0 1 F= F= F= 65 A7 0 0 1 0 F= F= F= 65 A7 0 0 1 1 F= F= F= 65 A7 0 1 0 0 F= F= F= 65 A7 0 1 0 1 F= F= F= 65 A7 0 1 1 0 F= F= F= 65 A7 0 1 1 1 F= F= F= 65 A7 1 0 0 0 F= F= F= 65 A7 1 0 0 1 F= F= F= 65 A7 1 0 1 0 F= F= F= 65 A7 1 0 1 1 F= F= F= 65 A7 1 1 0 0 F= F= F= 65 A7 1 1 0 1 F= F= F= 65 A7 1 1 1 0 F= F= F= 65 A7 1 1 1 1 F= F= F=
附74LS181的逻辑 方式 S3 S2 S1 S0 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 M=1逻辑运算 逻辑运算 F=/A F=/(A+B) F=/A B F=0 F=/（AB） F=/B F=A⊕B F=A /B F=/A+B F= /（A⊕B ） F=B F=AB F=1 F=A+/B F=A+B F=A M=0算术运算 CN=1（无进位） CN=0（有进位） F=A F=A加1 F=A+B F=（A+B）加1 F=A+/B F=（A+/B）加1 F=0 F=减1（2的补） F=A加A/B F=A加A/B加1 F=(A+B)加A/B F=(A+B)加A/B加1 F=A减B减1 F=A减B F=A/B F=A/B减1 F=A 加AB F=A 加AB加 1 F=A加B F=A加B加1 F=(A+/B)加AB F=(A+/B)加AB加1 F=AB F=AB减1 F=A加 A F=A加 A 加1 F=(A+B) 加 A F=(A+B) 加 A 加1 F=(A+/B)加A F=(A+/B)加A加1 F=A F=A减1 9
计算机组成原理实验平台HKZK-CPT
2.2 通用寄存器单元实验
2.2.1实验目的
1、 了解通用寄存器的组成和硬件电路
2、 利用通用寄存器实现数据的置数、左移、右移等功能
2.2.2实验要求
按照实验步骤完成实验项目， 实现通用寄存器移位操作。了解通用寄存器单元的工作原理运用。
2.2.3实验说明
2.2.3.1 寄存器实验构成：（如图2-2-1）
1、 通用寄存器由2片GAL构成8位字长的寄存器单
元。8芯插座RA-IN作为数据输入端，可通过短8芯扁平电缆，把数据输入端连接到数据总线上。 2、 数据输出由一片74LS244（输出缓冲器）来控制。
用8芯插座RA-OUT作为数据输出端，可通过短8芯扁平电缆，把数据输出端连接到数据总线。 3、 判零和进位电路由1片GAL、1片7474和一些常
规芯片组成，用2个LED（ZD、CY）发光管分别显示其状态。
图2-2-1
2.2.3.2 通用寄存器单元的工作原理：（图2-2-2）
通用寄存器单元的核心部件为2片GAL，它具有锁存、左移、右移、保存等功能。各个功能都由X1、X2信号和工作脉冲RACK来决定。当置ERA=0、X0=1、X1=1，RACK有上升沿时，把总线上的数据打入通用寄存器。可通过设置X0、X1来指定通用寄存器工作方式，通用寄存器的输出端Q0~Q7接入判零电路。LED（ZD）亮时，表示当前通用寄存器内数据为0。
输出缓冲器采用74LS244，当控制信号RA-O为低时，74LS244开通，把通用寄存器内容输出到总线；当RA-O为高时，74LS244的输出为高阻。
GAL 方程如下：
Clk,OE pin 1,11;
10