时，P2口输出其特殊功能寄存器的内容。P2口在FLASH编程和校验时接收高八位地址信号和控制信号。
P3口：P3口管脚是8个带内部上拉电阻的双向I/O口，可接收输出4个TTL门电流。当P3口写入“1”后，它们被内部上拉为高电平，并用作输入。作为输入，由于外部下拉为低电平，P3口将输出电流（ILL）这是由于上拉的缘故。
P3口也可作为AT89C51的一些特殊功能口，如下所示： 口管脚 备选功能 P3.0 RXD（串行输入通道）
P3.1 TXD（串行输出通道） P3.2 /INT0（外中断0） P3.3 /INT1（外中断1） P3.4 T0（定时器0外部输入） P3.5 T1（定时器1外部输入） P3.6 /WR（外部数据存储器写选通） P3.7 /RD（外部数据存储器读选通）
（3）AT89S52的晶振及其连接方法 CPU工作时都必须有一个时钟脉冲。有两种方式可以向89S52提供时钟脉冲：一是外部时钟方式，即使用外部电路向89S52提供时钟脉冲，见图2.3(a)；二是内部时钟方式，即使用晶振由89S52内部电路产生时钟脉冲。一般常用第二种方法，其电路见图2.3(b)。
89S52 悬空
XTAL2 XTAL1 89S52 XTAL2 XTAL1 C1 J C2 外部时钟信号
(a)外部时钟方式 （b）内部时钟方式
图2.3 89S52的时钟脉冲
J一般为石英晶体，其频率由系统需要和器件决定，在频率稳定度要求不高时也可以使用陶瓷滤波器。一般来说，使用石英晶体时，C1=C2=30pF。使用陶瓷滤波器时，C1=C2=47pF。
（4）AT89S52的复位 复位是单片机的初始化操作，其主要的作用是把PC初始化为0000H，使单片机从0000H单元开始执行程序。除了进入系统的正常初始化之外，当由于程序运行出错或操作失误使系统处于死锁状态时，为摆脱困境，也需要按复位键
- 6 -
以重新启动。除使PC归零外，复位操作还对其他一些专用寄存器有影响，它们的复位状态如表2.2所示。
表2.2 复位后的内部寄存器状态
寄存器 PC ACC B PSW SP DPTR P0-P3 IP IE 复位状态 0000H 00H 00H 00H 07H 0000H 0FFH (xxx00000) (0xx00000) 寄存器 TMOD TCON TH0 TL0 TH1 TL1 SCON SBUF PCON 复位状态 00H 00H 00H 00H 00H 00H 00H (xxxxxxxx) (0xxx0000) 另外，复位操作还对单片机的个别引脚有影响，例如会把ALE和/PSEN变成无效状态，即使ALE=0，/PSEN=1.RST变成低电平后，退出复位状态，CPU从初始状态开始工作。
89S52复位操作有3种方式：上电复位、上电按钮复位和系统复位。上电复位电路如图2.4所示。对于CMOS型单片机因RST引脚的内部有一个拉低电阻，故电阻R可不接。单片机在上电瞬间，RC电路充电，RST引脚端出现正脉冲，只要RST端保持两个机器周期以上的高电平，就能使单片机有效地复位。当晶体振荡频率为12MHz时，RC的典型值为C=10uF，R=8.2K欧姆。简单复位电路中，干扰信号易串入复位端，可能会引起内部某些寄存器错误复位，这时可在RST引脚上接一去耦电容。
通常因为系统运行等的需要，常常需要人工按钮复位，复位电路如图2.5所示，其中R2>>R1，只需将一个常开按钮开关并联于上电复位电路，按下开关一定时间就能使RST引脚端为高电平，从而使单片机复位。
RST 89S52 R C +5V +5V C RST 89S52 R1 R2
图2.4 上电复位电路 图2.5 上电按钮复位电路
2.2.2 资源分配
晶振采用12MHZ。P1口的P1.0-P1.3分别与四个按键连接，分别控制锯齿波、三角波、正弦波和方波，P1.4-P1.7与四个发光二极管相连,按键一对应发光二极管一，依次
- 7 -
类推，发光二极管四对应按键四，实现输出一个波形对应亮一个灯。
P0口与DAC0832的D0-D7数据输入端相连。
P2口用来控制DAC0832的输入寄存器选择信号/CS和数据传送信号/XFER。
2.3 各部分电路原理
2.3.1 DAC0832芯片原理
管脚功能介绍（如图2.6所示）
20765416151413117lsbDI0DI1DI2DI3DI4DI5DI6msbDI7CSXferVccIout1Iout2RfbVref111298ILEWR2WR1U219182
DAC0832图2.6 DAC0832管脚图
DI7～DI0：8位的数据输入端，DI7为最高位。 ILE：数据锁存允许控制信号输入线，高电平有效。 /CS：选片信号输入线（选通数据锁存器），低电平有效。
/WR1：数据锁存器写选选通输入线，负脉冲有效，由ILE、/CS、/WR1的逻辑组合产生/LE1，当/LE1为高电平时，数据锁存器状态随输入数据线变化，/LE1的负跳变时将输入数据锁存。
/XFER：数据传输控制信号输入线，低电平有效，负脉冲有效。
/WR2：DAC寄存器选通输入线，负脉冲有效，由/WR2、/XFER的逻辑组合产生/LE2，当/LE2为高电平时，DAC寄存器的输出随寄存器的输入而变化，/LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。
IOUT1：模拟电流输出端1，当DAC寄存器中数据全为1时，输出电流最大，当 DAC寄存器中数据全为0时，输出电流为0。
IOUT2：模拟电流输出端2， IOUT2与IOUT1的和为一个常数，即IOUT1＋IOUT2＝常数。
- 8 -
RFB：反馈电阻引出端，DAC0832内部已经有反馈电阻，所以 RFB端可以直接接到外部运算放大器的输出端，这样相当于将一个反馈电阻接在运算放大器的输出端和输入端之间。
VREF：参考电压输入端，此端可接一个正电压，也可接一个负电压，它决定0至255的数字量转化出来的模拟量电压值的幅度，VREF范围为(+10~-10)V。VREF端与D/A内部T形电阻网络相连。
Vcc：芯片供电电压，范围为(+5~+15)V。 AGND：模拟量地，即模拟电路接地端。 DGND：数字量地。
当WR2和XFER同时有效时，8位DAC寄存器端为高电平“1”，此时DAC寄存器的输出端Q跟随输入端D也就是输入寄存器Q端的电平变化；反之，当端为低电平“0”时，第一级8位输入寄存器Q端的状态则锁存到第二级8位DAC寄存器中，以便第三级8位DAC转换器进行D/A转换。
一般情况下为了简化接口电路，可以把WR2和XFER直接接地，使第二级8位DAC寄存器的输入端到输出端直通，只有第一级8位输入寄存器置成可选通、可锁存的单缓冲输入方式。 特殊情况下可采用双缓冲输入方式，即把两个寄存器都分别接成受控方式。
制作低频信号发生器有许多方案：主要有单缓冲方式，双缓冲方式和直通方式。 单缓冲方式具有适用于只有一路模拟信号输出或几路模拟信号非同步输出的情形的优点，但是电路线路连接比较简单。而双缓冲方式适用于在需要同时输出几路模拟信号的场合，每一路模拟量输出需一片DAC0832芯片，构成多个DAC0832同步输出电路，程序简单化，但是电路线路连接比较复杂。根据以上分析，我选择了单缓冲方式使用方便，程序简单，易操作。
这里我采用DAC0832与单片机89S52的典型的单缓冲方式接口电路。ILE接高电平，/WR1和/WR2相连后接89S52的/WR，/CS和/XFER相连后接89S52的地址高位，这样就同时片选了DAC0832的数据锁存器和DAC寄存器，89S52对DAC0832执行一次写操作就把一个数据写入数据锁存器的同时也直接写入到了DAC寄存器，模拟量输出随之变化。
DAC0832的输出是电流，使用运算放大器可以将其电流输出线性地转换成电压输出。根据运算放大器和DAC0832的连接方法，运算放大器的输出可以分为单极性和双极性两种。这里我采用双极性方式（如图2.7所示）。
- 9 -
VCCR515KVCC20R615K765416151413117lsbDI0DI1DI2DI3DI4DI5DI6msbDI7CSXferDAC0832VccIout1Iout2RfbVref11129885321U3ANE45584NE45587U3BR77.5K68ILEWR2WR1U219182
图2.7 DAC0832双极性电压输出电路 2.3.2 NE4558工作原理 321U3A 图2.8 NE4558引脚图 图2.9 NE4558运放引脚图 NE45584558 是一片双运放，带内部补偿电路。极好的通道分离特性允许在单运放应用中4使用双运放器件，从而提供了最高的封装密度。他的内部包含两组形式完全相同的运算放大器，除电源共用外，两组运放相互独立。每一组运算放大器可用图2.9所示的符号来表示，它有5个引出脚，其中“+”、“-”为两个信号输入端，“V+”、“V-”为正、负电源端，“OUT”为输出端。两个信号输入端中，“-”为反相输入端，表示运放输出端OUT的信号与该输入端的为相反；“+”为同相输入端，表示运放输出端OUT的信号与输入端的相位相同。
AOUT：放大信号输出(1)。 AIN-：反相信号输入(1)。 AIN+：同相信号输入(1)。 GND：接地。
BIN+：同相信号输入(2)。 BIN-：反相信号输入(2)。
- 10 -