7.2 OLT硬件结构框图
ConsoleNMIIHost ProcessorPOWERManagement10/100BTSerdes1000BTPHYTBIGMII Msater10/100PHY/MACEthernetSwitch1000BT PortGMIISlavePAS5001 NM3EPONOLTPHYEPONOLTOptionGE-PONEEPROM
图4 OLT硬件结构框图
PAS5001 NM3芯片系统接口主要包括：GE-PON接口、Core Network接口、Host processor接口、External Memory/Flash接口，Host processor接口采用Local Bus方式，对于GE-PON接口需外接Serdes芯片（S2060A）进行串并转换，将其TBI接口转换为串行差分对的信号形式传送扫光模块中，对Core Network接口采用千兆以太网物理层芯片VT6108S来完成从骨干网的接入。
7.3 OLT各芯片选择及介绍
7.3.1 EPON芯片
OLT EPON芯片选择PMC公司的PAS5001 NM3，该芯片结合了以太网MAC介质层功能和EPON协议管理功能，执行MPCP、OAM，采用综合编码方式，支持视频、时分复用同步，最大支持128个ONU，植入协议时可完全独立于外部CPU，支持和兼容NTT的动态初始控制、动态带宽分配的硬件加速、全面OAM远程控制、故障管理、连接状态、故障隔离、远程回路、远程统计查询能
16
力，扩展到任意外部CPU，多种协议支持的8优先级队列，下行多播过滤控制，上、下行128 bits AES编码加密，远程管理的认证机制，支持最长1600字节的以太网可变长帧，对光接口的可编程状态机，支持NNI的802.3x流控制，多时钟模式，具有8K MAC地址表，持续测距功能，点对点通信，PAS5001 NM3内嵌ARM940内核，包括GE-PON TBI、Core Network、Host Processor、External Memory/Flash接口；GE-PON接口是基于串并转换器（SERDES）接口并附带对突发接收和突发时钟数据恢复CDR的控制线；Core Network分主动/被动两种模式；Host接口有16 bit本地总线接口（LBI）、串口、10/100 BASE_T主机接口三种。
图5 PAS5001 NM3芯片
PAS5001 NM3主要完成IEEE802.3ah协议的实现，是整个EPON设备的核心，在项目实际应用上主要需要考虑的是如何高速有效地实现所需要的管理功能。PAS5001 NM3对外有三种接口来实现对它的固件加载和管理功能。一种是通过UART，一种是通过PAS5001 NM3本身自带的MII接口，还有一种方式就是通过它的本地总线（Local Bus）接口。在这里我们选择本地总线口，CPU通过本地总线口来实现对PAS5001 NM3的固件加载，以及实现OAM功能。UART口在这里用来做调试用，这是调试当中一个相当重要的功能。其次就是芯片的PON通道了，在PON这一侧提供的一个TBI接口，在这里选择AMCC公司的一个串并转换和时钟恢复电路芯片S2060来实现与光模块的通信的功能。在系统侧PAS5001 NM3提供的是GMII或者TBI接口，选择一个1000M以太网PHY芯片VT6108S实现数据通路功能，VT6108S再与交换芯片RTL8306的1000M网口背靠背的连接，这样就实现了PON通道进入交换通路。PAS5001 NM3主要
17
完成核心的EPON功能的完成，但作为设备，还需要提供很多相关的电路。 7.3.2 CPU芯片
OLT CPU芯片选用美国ATMEL公司的AT91R40008，该芯片是以ARM7TDMI内核为基础的32位微处理器，具有高性能的32位RISC结构，和16位的指令集，具有低功耗等特点。主频最高达到0.9MIPS/MHz，片内用大量的分组寄存器和8个优先级向量中断控制器来实时快速的处理中断。芯片集成了丰富的资源，其内部含有一个256K的SRAM，外围部件有可编程外部总线接口EBI、先进中断控制器AIC、并行I/O口控制器PIO、2个通用同步/异步收发器USART、定时器/计数器TC和看门狗定时器WD、高级电源管理控制器PS、片内外围数据控制器PDC、A/D转换器和D/A转换器等。ARM7内核通过两条主要总线与片内资源进行互连：先进系统总线ASB（Advanced System Bus）和先进外围总线APB（Advanced Peripheral Bus）。内核通过ASB总线实现与片内存储器、外部总线接口EBI以及AMBA桥的互联，其中AMBA桥驱动APB总线用来访问片内外围部件。
AT91R40008微控制器的片内外围器件可以分为通用外围部件和专用外围部件，通用外围部件主要包括外部总线接口EBI、先进中断控制器AIC、并行I/O口控制器PIO、通用同步/异步收发器USART、定时器/计数器TC和看门狗定时器WD等。专用外围部件主要包括高级电源管理控制器PS、实时时钟RTC、片内外围数据控制器PDC和多处理接口MPI等。
图6 AT91R40008
AT91R40008的主要特点如下：高性能32位RISC体系结构和高代码密度的16位Thumb指令集；支持三态模式和在线电路仿真IDE；32位数据总线宽度，时钟访问周期的片内SRAM；完全可编程的外部总线接口EBI，EBI的最大寻址空间位64MB，8条片选线和24条地址线；8个优先级、可单独屏蔽的单向量中
18
断控制，4个外部中断，包括一个高优先级、低延迟的中断请求；32个可编程的I/O口；3个16位的定时器/计数器，每个定时器都有1个可选的外部时钟输入引脚和2个多功能的I/O引脚；2个UART，每个UART都有2个用于收发的专用外围数据控制器PDC通道；可编程的看门狗定时器；优良的省电性能，CPU和各种外围都可以单独停止工作。
AT91R40008在这里起着管理、控制和与上位机通信的作用。通过自己的数据地址总线接口和PAS5001 NM3的Local Bus连接，实现对PAS5001 NM3芯片的固件加载、PAS-Soft OAM的运行，以及报告PAS5001 NM3的中断等异常状况。另一个方面通过两个10/100 Ethernet MAC口与EMS程序通信。这里两个MAC口起相同的作用，不同点只是通过的通道不一样，一个是自己独立的管理通道，另外一个进入EPON数据主通道，以实现带内管理功能。CPU还需要提供一个本地的Console命令行管理，主要功能是实现一些设备的初始设置，如：MAC地址，IP地址等。
7.3.3 交换芯片
Ethernet Switch部分主要实现PON口数据的汇聚功能。汇聚之后可以实现同时为多达上百个端口提供统一服务。还有重要的一点就是能实现CPU的管理通道走到带内的功能，以符合国家的FTTH构建标准，在这里选择RTL8306。
图7 RTL8306
19
RTL8306是6端口10/100M自适应存储转发交换芯片，配置为5个10/100M UTP端口或者5个10/100M UTP+1个MII/RMII端口或者4个10/100M UTP+2个MII/RMII端口，支持多RMII/MII路由应用，第5/6个MAC或者第5个PHY提供MII/RMII接口，无阻塞线速传输，符合802.3/802.3u自适应、802.1x、802.1D、802.1p、802.1Q端口/标识VLAN，内置高效SRAM缓存区有2K lookup、16K CAM，适应4中hash算法，每端口支持高性能QoS，4个优先级队列，带宽控制功能，weighted round robin service，支持IGMP V1/V2/V3和MLD V1/V2，32位智能计数功能（每端口RX/TX），拥有保留控制帧，高级风暴过滤，端口镜像，CPU中断控制，可编程SMI接口，EEPROM接口，MAC和PHY回环控制，拥有16组VLAN，VLAN优先级标识插入/移除功能，ARP VLAN（广播包），leaky VLAN（组播包），LED接口，环检测功能，允许最大包长度1552字节，流控制，半/全双工模式，支持MDI/MDIO即插即用，物理层端口极性检测和修复功能，省电模式，25M晶振或者3.3/1.8V输入，低功耗0.18um CMOS，128脚PQFP封装。
使用RTL8306的GMII口与Host Processor AT91R40008的MII口连接，使得AT91R40008通过本地总线对PAS5001 NM3的管理数据能够进入到PON口的主数据通道，也就是进入到数据交换单元。这样就实现了管理数据走带内的功能，同时这个口的连接也方便了CPU对RTL8306的管理，RTL8306的管理数据也可以走自己的主通道。另外使用剩下的内部集成了PHY的网口实现系统侧的上联和汇聚PON口进入交换功能。
图8 VT6108S
Core Network接口采用威盛公司的VT6108S实现PAS5001 NM3数据通路功能，再与RTL8306的网口背靠背连接，这样就实现了PON通道进入交换通路。芯片芯片VT6108S支持8口、10BASE-T及100BASE-T/FX的物理层传送接收
20