1．PCIe简介
PCI-Express是最新的总线和接口标准，它原来的名称为“3GIO”，是由英特尔提出的，很明显英特尔的意思是它代表着下一代I/O接口标准。交由PCI-SIG（PCI特殊兴趣组织）认证发布后才改名为“PCI-Express”。这个新标准将全面取代现行的PCI和AGP，最终实现总线标准的统一。它的主要优势就是数据传输速率高，目前最高可达到10GB/s以上，而且还有相当大的发展潜力。PCI Express也有多种规格，从PCI Express 1X到PCI Express 16X，能满足现在和将来一定时间内出现的低速设备和高速设备的需求。能支持PCI Express的主要是英特尔的i915和i925系列芯片组。PCI Express（以下简称PCI-E）采用了目前业内流行的点对点串行连接，比起PCI以及更早期的计算机总线的共享并行架构，每个设备都有自己的专用连接，不需要向整个总线请求带宽，而且可以把数据传输率提高到一个很高的频率，达到PCI所不能提供的高带宽。相对于传统PCI总线在单一时间周期内只能实现单向传输，PCI-E的双单工连接能提供更高的传输速率和质量，它们之间的差异跟半双工和全双工类似。
PCI-E的接口根据总线位宽不同而有所差异，包括X1、X4、X8以及X16，而X2模式将用于内部接口而非插槽模式。PCI-E规格从1条通道连接到32条通道连接，有非常强的伸缩性，以满足不同系统设备对数据传输带宽不同的需求。此外，较短的PCI-E卡可以插入较长的PCI-E插槽中使用，PCI-E接口还能够支持热拔插，这也是个不小的飞跃。PCI-E X1的250MB/秒传输速度已经可以满足主流声效芯片、网卡芯片和存储设备对数据传输带宽的需求，但是远远无法满足图形芯片对数据传输带宽的需求。因此，用于取代AGP接口的PCI-E接口位宽为X16，能够提供5GB/s的带宽，即便有编码上的损耗但仍能够提供约为4GB/s左右的实际带宽，远远超过AGP 8X的2.1GB/s的带宽。
尽管PCI-E技术规格允许实现X1（250MB/秒），X2，X4，X8，X12，X16和X32通道规格，但是依目前形式来看，PCI-E X1和PCI-E X16已成为PCI-E主流规格，同时很多芯片组厂商在南桥芯片当中添加对PCI-E X1的支持，在北桥芯片当中添加对PCI-E X16的支持。除去提供极高数据传输带宽之外，PCI-E因为采用串行数据包方式传递数据，所以PCI-E接口每个针脚可以获得比传统I/O标准更多的带宽，这样就可以降低PCI-E设备生产成本和体积。另外，PCI-E也支持高阶电源管理，支持热插拔，支持数据同步传输，为优先传输数据进行带宽优化。
2．PCIe×1插槽接口：
PEX8311为单通道PCI Express接口芯片，适用于PCIe×1及以上的PCIe插槽。 PCIe×1分为A面和B面各18个管脚，据此可以定义接口卡的PCIe金手指。
序号 01 B面 +12v 功能 +12v电压 A面 PRSNT1# 功能 热拨插存在检测 02 03 04 05 +12v RSVD GND SMCLK +12v电压 保留针脚 地 系统管理总线时钟 +12v +12v GND JTAG2 +12v电压 +12v电压 地 测试时钟、JTAG接口输出时钟 06 SMDAT 系统管理总线数据 JTAG3 测试数据输出 07 08 09 GND +3.3v JTAG1 地 +3.3.v电压 测试复位，JTAG接口复位时钟 JTAG4 JTAG5 +3.3v 测试模式选择 测试模式选择 +3.3.v电压 10 11 12 13 14 15 3.3vaux WAKE# RSVD GND PETp0 3.3v辅助电源 链接激活信号 保留针脚 地 +3.3v PERST# GND REFCLK+ REFCLK- +3.3.v电压 PCIe复位信号 地 差分信号对的参考时钟 地 0号信道发送 PETn0 GND 16 17 GND PRSNT2# 地 热拨插存在检测 PERp0 PERn0 0号信道接收 18 GND 地 GND 地
3．PEX8311管脚功能
PEX8311 RDK硬件参考手册中，提供了该开发板的详细电路原理图，在研读、分析和测试的基础上进行消化，其中最主要是PEX8311的管脚描述和功能使用。
通过对管脚（BALL）的具体分析，进一步加深了对器件功能的理解，可以设计出合理高效的原理图。
1）PEX8311管脚的分类：
PCI Express信号：包括PCI Express接口信号，PCI Express 配置空间串行EEPROM信号； Local总线接口信号：包括Local总线C总线模式（非复用模式）信号、Local总线J总线模式（复用模式）信号和Local配置空间串行EEPROM接口信号；
JTAG信号； 测试信号；
NC（未连接）信号； 电源和地信号；
其它信号。
2）管脚描述
2.1）PCI Express接口信号（9个）
PERn0：输入，负向的PCI Express差分接收信号； PERp0：输入，正向的PCI Express差分接收信号；
PERST#：双向，PCI Express复位信号；在Endpoint模式下，作为输入信号，对桥接芯片进行复位；在Root Complex模式下，作为输出信号，在PCI被复位时输出有效信号；
PETn0：输出，负向的PCI Express差分发射信号； PETp0：输出，正向的PCI Express差分发射信号；
REFCLK-：输入，负向的PCI Express差分时钟输入信号，PCI Express允许100MHz的宽频参考时钟，在Endpoint模式下该管脚连接到PCI Express总线的REFCLK-上；在Root Complex模式下连接到外部的差分时钟源上；
REFCLK+：输入，正向的PCI Express差分时钟输入信号，PCI Express允许100MHz的宽频参考时钟，在Endpoint模式下该管脚连接到PCI Express总线的REFCLK+上；在Root Complex模式下连接到外部的差分时钟源上；
WAKEIN#：输入，在Root Complex模式下，作为输入信号，当处于L2连接状态时PCI Express设备接收外部唤醒信号；
WAKEOUT#：开路输出，在Endpoint模式下，作为输出信号，当处于L2连接状态时输出唤醒信号；
2.2）PCI Express配置空间串行EEPROM功能支持信号（4个）
EECLK：输出，串行EEPROM时钟信号，该管脚直接连接到串行EEPROM的串行时钟输入端SCK管脚，EECLK的频率可有PECS Serial EEPROM Clock FrequencyEECLKFREQ) 寄存器编程设置，范围为2M-25M；
EECS#：输出，串行EEPROM片选信号，低电平有效的片选信号，直接连接到EEPROM的CS#管脚；
EERDDATA：串行EEPROM数据读，直接连接到EEPROM的数据输出SO管脚； EEWRDATA：串行EEPROM数据写，直接连接到EEPORM的数据输入SI管脚。 2.3）Local总线接口C总线模式（非复用模式）信号（96个）
ADS#：双向，地址选通信号，表明地址有效，可以开始新的总线访问；
BIGENG#：输入，Big Endian（高位在后）选择信号，在Local总线进行主控（Master）传输或配置寄存器访问时该信号有效，采用高位在后的字节排序方式操作；
BLAST#：双向，突发临终信号，作为输入信号，在Local主控总线有效该信号，表示总线访问的最后一个数据到达；作为输出信号，PEX8311有效该信号，表示总线访问的最后一个数据到达；
BREQi：输入，总线申请信号，Local总线申请总线时有效，当通过配置寄存器使能该位后，当PEX8311正在直从模式或DMA传输时，会释放总线；
BREQo：输出，终止总线申请信号，当补偿定时器终止，Local总线占用总线结束； BTERM#：双向，突发终止信号，作为输入信号，该信号有效时，PEX8311会终止当前传输，若当前传输未及时完成，则产生一个新的地址周期继续传输；作为输出信号，当检测到一个PCI异常中断信号后，PEX8311输出该信号用来终止当前传输；
CCS#：输入，配置寄存器选择信号，当Local总线访问PEX8311时，内部PEX8311的LCS寄存器被该信号选择；
DACK[1:0]#：输出，DMA通道选通确认信号；