信号为1
可以看出秒表可以进行正常的清零、计数和使能端控制秒表的功能，并且也可正常进位。 (六) 实验总结
虽然之前的课程做过数字中，但第一次EDA来做。整个程序采用模块例化的思想，使整个程序应用起来清晰明了，而且可以灵活运用底层的模块来实现不同的功能，还有就是如何正确地进行例化元件。实验过程中，在老师的提醒下，又增添了去抖动语句，使得实际操作中更加灵活。
八、课程总结
一个学期的EDA课程已经结束，我觉得对本阶段本课程的学习进行总结是很有必要的。
首先，很庆幸上学期决定选EDA作为专业选修课，而且可以有一个严格优秀的老师进行授课。正是因为杨老师在实验过程中对我们的“高标准，严要求”才让我真正的在做实验，真正的在学习一门语言和一门课程。不像之前的某些实验，在课程结束后，能够总结的只有这门课程我抄过实验报告。
其次，在学习一门语言的过程中，自己动手编程和实际操作尤为重要。理论的学习是动手操作的前提。前几周杨老师给我们介绍了课本上的相关基础知识:EDA的技术概述，组合电路的Verilog设计，时序电路的Verilog设计，Verilog状态机设计技术等等。当然仅仅课堂上的学习是不够的，课后我也认真的学习Verilog的语法知识和一些其他部分要求。我们大部分的课程是在实验室，自己动手编程和操作，这让我收获颇丰。由于之前也学习过一些语言，但都是课本学习，为了考试而进行的知识背诵，所以我的实际操作能力不强。就比如，第一次EDA实验，软件的使用不会，硬件也不会，遇到操作问题就很慌乱。但是经过这一学期的实验，我的动手能力提高了一大截。由起初的拿别人的代码自己读懂，到修改别人的代码，最后到自己编写一些功能，真的觉得自己学到了很多，也收获很多。如果不去自己编程，不去自己动手操作，那语言这门工具，你就不能说你会使用了。 最后，我的受挫耐压能力也提高不少。到现在发现，细节决定成败是
有一定的道理的。编程来说，每一种可能发生的情况，每一个很小的细节都要考虑到。有可能就一个if语句错了，效果就出不来。实验过程中，遇到很多次仿真可以，实物效果出不来的情况。就是要多考虑，仿真与实际的差别，然后做一些调整。之前的基础实验做得还是比较顺，最后一个进阶实验遇到很多没有想过的问题。也花费挺多时间精力去修改调整的，在实验室调试就做了3个早上，真的有过许多放弃的念头。不管怎样也坚持下来了，最后也请教同学，帮我看硬件，发现了错误：一次分频太大板子不能识别。并对代码进行了细节的调整，最终实现了该有的效果。虽然中间的过程让自己感到苦恼过，但实验成功的那一刻，一切是值得的。真的让我细心许多，多考虑细节。