管脚定义如下
六、故障及问题分析：
① 编写VHDL源程序时，应确保实体名与工程名一致，否则会发生编译错误； 存盘时也要确保文件名与工程名一致；
② 下载后按键没有反映，检查代码多次后发现是管脚设置出错，由于粗心浪费了很多时间。
③ vhdl里面并列的语句之间要写分号，而不能写逗号。 ④ 各个process之间为并行关系，编写代码时经常造成冲突。 在编写代码前就规划好全局，理清各个模块的关系，做到统筹全局。
七、总结和结论：
数字电路与逻辑设计实验对我来说是一个巨大的挑战，这是我第一次独立编写一个如此复杂的VHDL程序，经过了四周的努力终于成功实现了题目的要求。
虽然上学期也编写过VHDL程序，但上学期的内容都是比较简单的小程序，所以当我看到本学期的实验题目时有些无从下手。不过第一节课时老师就要求我们设计了系统的各个模块和总体框图，这样让我们对程序的全局有了更好的认识，在后来的编程过程中有了全局意识，少走了许多弯路。
本次实验让我进一步了解了VHDL语言，并基本掌握了VHDL语言的编写方法，对于如何独立编写一个完整的VHDL程序有了更深刻的认识。我更懂得了设计实验的难点并不是代码的编写，而是系统模块的划分和设计，规划好全局后在着手编写代码会事半功倍。