PLD的输入缓冲电路
简单阵列的表示
p20 PROM
PROM表达的PLD阵列图
p21 PROM
用PROM完成半加器逻辑阵列
F0?A0A1?A0A1F1?A1A0
p22
2.5 FPGA的原理与结构 查找表结构
4输入LUT及内部结构图 p23
习 题
2.1 PLA和PAL在结构上有什么区别？
2.2 说明GAL的OLMC有什么特点，它怎样实现可编程组合电路和时序电路？ 2.3 简述基于乘积项的可编程逻辑器件的结构特点？ 2.4 基于查找表的可编程逻辑结构的原理是什么？ 2.5 基于乘积项和基于查找表的结构各有什么优缺点？
2.6 CPLD和FPGA在结构上有什么明显的区别，各有什么特点？ 2.7 FPGA器件中的存储器块有何作用？ p24
第3章 Quartus II集成开发工具
基于Quartus II进行EDA设计开发的流程 p26
设计一个半加器
p27
设计一个全加器
连接好的全加器原理图f_adder.bdf
习 题
3-1 基于Quartus II软件，用D触发器设计一个2分频电路，并做波形仿真，在此基础上，设计一个4分频和8分频电路，做波形仿真。 。 3-2 基于Quartus II软件，用7490设计一个能计时（12小时）、计分（60分）和计秒（60秒）的简单数字钟电路。设计过程如下：
（1）先用Quartus II的原理图输入方式，用7490连接成包含进位输出的模60的计数器，并进行仿真，如果功能正确，则将其生成一个部件；
（2）将7490连接成模12的计数器，进行仿真，如果功能正确，也将其生成一个部件； （3）将以上两个部件连接成为简单的数字钟电路，能计时、计分和计秒，计满12小时后系统清0重新开始计时。
（4）在实现上述功能的基础上可以进一步增加其它功能，比如校时功能，能随意调整小时、分钟信号，增加整点报时功能等。
第4章 基于宏功能模块的设计
8位有符号乘法器电路 功能仿真波形 p31