：在访问DS12887的总线周期内，片选信号必须保持为低； CS（片选输入）
：低电平有效，可做微处理的中断输入，没有中断的条IRQ（中断申请输入）
件满足时，IRQ处于高阻态。IRQ线是漏极开中输入，要求外接上接电阻；
：当该脚保持低电平时间大于200ms，保证DS12887有RESET（复位输出）效复位。
4.内部功能
1)地址分配图如图4.11所示。
DS12887
地址由114字节的用户RAM、10字节的存放实时时钟时间、日历
和定闹RAM及用于控制和状态的4字节特殊寄存器组成。几乎所有的128个字节可直接读写。
2)非易失RAM
在DS12887中，114字节通用非易失RAM不专用于任何特殊功能，它们可被处理器程序用作非易失内存，。在更新周期也可访问。
3)中断
RTC实时时钟加RAM向处理器提供三个独立的、自动的中断源。定闹中断
的发生率可编程，从每秒一次到每天一次，周期性中断的发生率可从500ms到122μs选择。更新结束中断用于向程序指示一个更新周期完成。
4)晶振控制位
DS12887出厂时，其内部晶振被关掉，以防止锂电池在芯片装入系统前被消耗。寄存器A的BIT4～BIT6为010时打开晶振，分频链复位，BIT4～BIT6的其它组合都是使晶振关闭。
5)方波输出选择
15级分步抽着中的13个可用于15选1选择器，选择分频器抽头的目的是在SQW管脚产生一个方波信号，其频率由寄存器A的RS0～RS3位设置。SQW频率选择与周期中断发生器共离15选1选择器，一旦频率选择好，通过用程序控制方波输出允许位SWQE来控制SQW管脚输出的开关。 6)周期中断选择
周期中断可在IRQ脚产生500ms一次到每122μs一次的中断，中断频率同样由寄存A确定，它的控制位为寄存器B中的PIE位。
7)更新周期
DS12887每秒执行一次更新周期还比较每一定闹字节与相应的时间字节，如果匹配或三个字节都是不关心码，则产生一次定闹中断。
5.状态控制寄存器
DS12887有4个控制寄存器，它们在任何时间都可访问，即使更新周期也不例外。
21
1)寄存器A
UIP：更新周期正在进行位。当UIP为1，更新转换将很快发生，当UIP为0，更新转换至少在244μs内不会发生。DV0，DV1，DV2：用于开关晶振和复位分频链。这些位的010唯一组合将打开晶振并允许RTC计时。
RS3，RS2，RS1, RS0：频率选择位，从
15级频率器13个抽头中选一个，
或禁止分频器输入，选择好的抽头用于产生方波(SQW管脚)输出和周期中断，用户可以：
(1)用PIE位允许中断；
(2)用SQWE位允许SQAW输出并相同的频率； 2)寄存器B
SET：SET为0，时间更新正常进行，每秒计数走时一次，当SET位写入1，时间更新被禁止，程序可初始化时间和日历字节。
PIE：周期中断劲旅位，PIE为1，则允许以选定的频率拉低IRQ管脚，产和不足齿数民：PIE为0，则禁止中断。
AIE：定闹中断允许位，PIE为1，允许中断，否则禁止中断。
SQWE：方波允许位，置1选定频率方波从SQW脚输出；为0时，SQW脚为低。
DM：数据模式位，DM为1表示为十进制数据，而0表明是BCD码的数据。 24/12：小时格式位，1表明24小时械，而0表明12小时械。
DSE：P夏令时允许位，当DSE置1时允许两个特殊的更新，在四月份的第一时期日、时间从1：59：59AM时改变为1：00：00AM，当DSE位为0，这种特殊修正不发生。
3)寄存器C
IRQF：中断申请标志位。当下列表达式中一个或多个为真时，置1。 PF=PIE=1；AF=AIE=1；UF=UIE=1； 即：IRQF=PF·PIE+AF·AIE+UF·UIE
只要IRQF为1，IRQ管脚输出低 ，程序读寄存器C以后或RESET管脚为低后，所有标志位清零。
AF：定闹中断标志位，只读，AF为1表明现在时间与定闹时间匹配。 VF：更新周期结束标志位。VF为1表明更新周期结束。 BIAT0～BIT3：未用状态位，读出总为0，不能写入。 4)寄存器D
VRT：内部锂电池状态位，平时应总读出1，如出现0，表明内部锂电池耗尽。 BIT0～BIT6：未用状态位，读出总为0，不能写入。
如图4.11所示为DS12887的外围电路图。
22
AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 11 10 9 8 7 6 5 4 19 WR 15 RD 17 Y1 13 ALE 14 1 12 AD7 VCC AD6 AD5 AD4 AD3 AD2 AD1 SQW AD0 IQR RESET R/W NC DS NC CS NC AS NC OT NC GND NC vcc 24 R3 10k 23 18 2 3 16 20 21 22 图4.11 DS12887的连接图
该电路图中VCC接直流电源+5V电压，并且与0.1uf的小电容相串联并且与地相接，以免引入干扰信号。MOT接到地，选择INTEL时序，AD0～AD7引脚与74H245的B0～B7引脚相连，通过这些引脚和单片机相连。RD、WR实现读、写选通功能。AS引脚用于实现信号分离，在AD/ALE的下降沿把地址锁入DS12887。Y1是GAL16V8送来的地址译码信号，其地址空间是（8000H～83FFH）。
23
第三章 系统软件设计
在该设计中，当硬件设计完成后，接下来的工作便是通过编写程序，使硬件的各功能芯片更好的协调工作，以达到最理想的工作状态。这两部分是协同工作，密不可分的。
1.3 系统软件的设计
1.3.1 程序设计语言的选择
本设计采用汇编语言和C语言进行程序设计。
汇编语言是面向机器的语言，且用符号代替了机器指令代码，而且助记符与指令代码一一对应，基本保留了机器语言的灵活性。使用汇编语言能直接利用CPU的硬件特性进行程序设计，得到质量较高的程序。同时，汇编语言用来编制系统软件和过程控制软件，起目的程序占用内存空间少，运行速度快，有着高级语言不可替代的用途。
C语言是一种结构化程序设计语言。它层次清晰，便于按模块化方式组织程序，易于调试和维护等特点。C语言的表现能力和处理能力极强，且易于理解。它不仅具有丰富的运算符和数据类型，便于实现各类复杂的数据结构；它还可以直接访问内存的物理地址，进行位(bit)一级的操作。由于C语言实现了对硬件的编程操作，因此C语言集高级语言和低级语言的功能于一体。既可用于系统软件的开发，也适合于应用软件的开发。此外，C语言还具有效率高，可移植性强等特点。
1.3.2 主程序的设计
程序采用模块化结构设计，每一模块都能完成相应的功能；且模块之间也可相互嵌套使用；这样出现问题时，可进行局部处理，减少了检测时间，提高了发现问题的效率。
在本设计中控制器程序设计包括以下几个部分：主程序模块设计、数据采集模块设计、数据处理模块设计、控制输出模块设计、键盘处理和软件定时处理模块设计。
总体的程序流程图如图5.1所示。
24
初始化 软件定时器及HIS中断 开中断 是否有键入？ 键盘处理 A/D转换 FFT变换 投切逻辑及组态判断 是否投切电容 投切电容数据显示
返回 图5.1 总体程序流程图
1.3.3 主程序的说明
1.系统初始化
芯片配置寄存器（CCR）的置数，中断允许和禁止的设定，复用引脚的功能选择以及置一些变化的初值等。
2.数据的采集
25