一．设计任务书
语音信号是信息的重要形式, 语音信号处理有着广泛的应用领域，而语音压缩在语音信号的传输、存储等方面有非常广泛的作用，而且在通信领域中已经有较成熟的发展和广泛应用。本设计要求采用DSP及其A/D、D/A转换器进行语音信号的压缩、存储和回放。
1.1设计要求及目标
基本部分：
（1）使用DSP实现语音压缩和解压缩的基本算法，算法类型自定，例如可以采用G.711、G.729等语音压缩算法。
（2）采用A/D转换器从MIC输入口实时采集语音信号，进行压缩后存储到DSP的片内和片外RAM存储器中，存储时间不小于10秒。
（3）存储器存满之后，使用DSP进行实时解压缩，并从SPEAKER输出口进行回放输出。
（4）使用指示灯对语音存储和回放过程进行指示。 发挥部分：
使用多种算法进行语音的压缩、存储和解压缩，比较它们之间的优缺点。
1.2设计思路
语音信号的幅度（发音强度）并非均匀分布，由于小信号占的比例比大信号大很多，因此可以进行非均匀量化。达到这一目标的基本做法是，对大信号使用大的量化间隔，而小信号则使用小的台阶。ITU-T G.711建议的PCM A律和μ律语音压缩标准可以分别将13比特和14比特压缩为8比特，达到语音压缩的目的。
二．设计内容
（1）编写C语言程序，并在CCS集成开发环境下调试通过。 （2）实现设计所要求的各项功能。 （3）按要求撰写设计报告。
1
三.设计方案、算法原理说明 3.1设计方案方框图
图3-1
语音信号 SPEAKER DAC A/μ率解压 语音信号MIC A/D A/μ率压缩 存入SRAM 3.2算法原理
3.2.1 语音编码概述
将模拟声音信号转换为数字声音信号需要经过抽样、量化、编码三步。其中，信号采样率就是抽样的频率，A/D转换的位数对应了量化的精度。在DSK系统中这两步是由ADC（板载Codec）来实现的。这种以信号的强度依照同样的间距分成数段，然后用二进制码记录的编码方式称为PCM（脉冲编码调制）。其存储或传输时每秒的数据量为量化位数乘以采样率计算，如对于使用SEED-DSK5402实验板以16-bit采样位数、16000Hz采样率进行数字化后的声音信号一秒钟占用的容量为32kB。
为了在电话线路上传输更多的语音话路，实际应用中还需要对PCM信号进行压缩。压缩编码的方式，是建立在语音信号的特点及统计规律之上的。
首先，人说话的语音信号普遍在3kHz左右，最高基本不超过3.4kHz。其次，根据对大量语音样本的统计，我们知道，在语音信号中小幅度成分出现的概率要比大幅度多得多，因而对大幅度信号采用较低的量化精度，不会对整体效果产生太大的影响，即小幅度信号量化间隔小，大幅度信号的量化间隔大，这种量化方式即非均匀量化。
根据以上原理，CCITT在上世纪80年代制订了G.711 A律、μ律编码标准，通常又被称为A律PCM或μ律PCM。经过G.711标准编码后语音信号采样率为8kHz，按13段（A律）或15段（μ
律）进行8位非均匀量化，每秒的数据量为
2
8-bit×8000=64kbit=8kB。根据相关测试，其8-bit非均匀量化的效果可与13-bit均
匀量化的效果相当。
由于相比均匀量化来说，小幅度信号的量化间隔被变小，大幅度信号的量化间隔被拉大，故这种方式又成为压缩扩展（压扩）技术。压扩技术主要分为“模拟压扩法”和“直接非均匀编解码法”，不同之处在于对信号进行非线性量化的时刻不同。
在本实验中，非均匀量化由软件在15-bit均匀量化的结果上实现，属于“直接非均匀编解码法”。
3.2.2 A率和μ率压缩，解压缩编码原理及对应表
G.711的两个标准的压缩扩展特性曲线称为A律和μ律，是CCITT提出的G.711协议PCM编码方式的一部分。国际上，北美和日本使用μ律，欧洲和我国使用A律，两种算法都使用了非线性的量化方式，把量化间隔变换成人耳能检测的线性空间。
其中A律将归一化后的幅度，正负分别分为了8段。如下图所示其中第1段、第2段斜率相同，因而下图的完整版（包含中心对称的正幅值和负幅值部分）常被称为A律13折线。每一段内，再均匀等分为16个量级。因此，总共的量化级数就由原先的215变为2×8×16=28，即256级。在图中也可以直观的看到，其量化间隔在信号幅度小时较信号幅度大时密集许多。同时，G..711标准建议编码后码字要进行偶数位翻转，然后进行传输。
图3-2
A律限制采样值为12+1比特，将压缩后的格式码定义为PSSSQQQQ ,相当于将正负值输入分成8 个区段(0～7) 。其中P 为符号位，0代表正，1代表负；SSS表示3位高位的区段码；QQQQ表示区段内码，区分不同输入的范围值。这种编码方式使压缩、解压缩变得简洁而有效率。下表为输入值与压缩编码间的关系，其中X 为压缩中舍弃的位，输入值越大，被舍弃的位数就越多，每个输入值有其对应的最高有效位。
其压扩特性的数学表达式如下：
3
F(x)?sgn(x)A|x|11?lnA|x|1(0?|x|?)?sgn(x)(?|x|?1)1?lnAA1?lnAA
μ率除编码位数不同外，原理与A率相似。 3.2.3DSK系统基本结构：
5402 DSK主要包括100MHz VC5402 DSP，1个软件等待周期的64K字的外部SRAM存储器，256K字的FLASH存储器，内嵌的并口仿真器，模拟输入/输出音频接口，以及扩展板接口。其结构如下图：
图3-3
DSK的主要硬件资源包括：
DSP主芯片1枚：100 MHz TMS320VC5402 DSP
RAM 1枚：1个软件等待的64K×16bit的SRAM(CY7C1021V33) FLASH 1枚：256K×16bit 的 FLASH存储器(AM39VF400A)
接口2个：用于仿真的JTAG测试总线控制器和一个连接到PC机并口的主机端接口HPI
信号采集和输出端口：麦克风/耳机音频接口 下面分别介绍： （1）．DSP芯片
DSK 支持TMS320VC5402 DSP，工作频率可以高达100MHz，工作的内核电压为1.8V。I/O 电压为3.3V （2）．外部数据存储器
DSK提供了64字SRAM。可以使用的外部数据存储器的大小取决于DROM 的设置。如果DROM＝0，那么0x4000~0xFFFF（48K words）的空间是外部存储器(FLASH 或SRAM)。如果DROM＝1，外部存储器只能使用0x4000~0xEFFF。
是否可以访问板上或扩展板存储器取决于DMSEL 控制寄存器位。如果DMSEL＝0(缺省)，那么可以使用板上的数据存储器。如果DMSEL＝1
那么可以使用扩展板存储器，并且地址开始于0x8000。数据存储器空间资源也取决于MP/MC 状态。
（3）．外部程序存储器
4
DSK提供了256K字的FLASH。外部程序存储器的可用大小取决于OVLY 位的设置和MP/MC# 跳线的设置。如果 OVLY位＝0 、MP/MC#＝0，那么程序存储器的空间0x0000~0xEFFF（60K words）映射到外部存储器，是FLASH 还是SRAM 决定于控制寄存器的FLASHENB 状态位。在上电状态，FLASHENB位置位是为了允许从FLASH 引导。然后软件清除此位，使具有1个等待状态的SRAM 使用这个相同的存储器空间。如果MP/MC = 1 并且 OVLY = 0，那么0x0000~0xFFFF 空间是分配给外部存储器( FLASH 或SRAM )。使用 FLASH 存储器的情况下(FLASHENB=1)，总线的速率为100MHz，访问FLASH需要7个等待状态。
在SRAM 情况下(FLASHENB=0)，总线速率为100MHz 时，访问SRAM需要1 个等待状态。如果MP/MC = 1并且OVLY = 1，则只有x4000~0xFFFF 是映射到外部存储器的。 （4）．I/O空间存储器
I/O空间由2部分组成，一部分是系统基于CPLD的控制空间，另一部分是扩展板存储器空间。DM_SEL位是外部存储器存取控制寄存器位，能够控制I/O空间的访问。如果DSP向此位写1，那么扩展板存储器的I/O空间是不能被访问的。如果向此位写0，那么扩展板存储器的I/O空间可以被访问。 （5）．模拟输入/输出音频接口
音频接口使用了2 个标准的3.5mm 的连接器： 一个连接麦克风(J5)的音频输入 一个连接耳机(J6)的音频输出
麦克风的输入信号最大允许标准是500mVp。在DSK上有10dB前置放大器增益。当接入信号源的输入时，需要使用隔直电容(0.1u)。音频输入可以编程控制，在软件的控制下，可以提供0dB、+6dB、+12dB的增益。音频输出也是可以编程控制的，在软件的控制下，可以提供0dB、-6dB、-12dB的增益。
DSK板上使用了AD50 CODEC作为A/D和D/A的转换设备。它是内部集成了16位的A/D和D/A转换器以及抗混叠滤波器，采样速率最高可达22.05kHz。
此外，ADC之后有一个抽取滤波器以提高输入信号的信噪比，在DAC之前有一个插值滤波器以保证输出信号平滑输出。
AD50与DSP芯片通过同步串行通信接口(MCBSP1)相连。 3.2.4 TLC320AD50C的内部结构及初始化程序
TLC320AD50C是TI公司生产的一个SIGMA-DELTA型16位串行A/D、D/A转换电路。采样速率可通过DSP编程来设置，最高可达22.05 kHz。 内含抗混叠滤波器和重构滤波器。
在DAC之前有一个插值滤波器：保证输出信号平滑， 在ADC之后有一个抽取滤波器：提高输入信号的信噪比
5