数字电路答案第四章 时序逻辑电路2

2020-04-17 03:25

解:分析习题4.3图(a)所示的锁存器逻辑图,当锁存命令CP=1,输入信号D被封锁,锁存器的输出状态保持不变;当锁存命令CP=0,锁存器输出Q?D,Q=D;当锁存命令CP出现上升沿,输入信号D被封锁。

根据上述分析,画出锁存器输出Q及 Q的波形如习题4.3图(c)所示。

习题4.4 习题图4.4是作用于某主从JK触发器CP、J、K、 RD及 SD端的信号波形图,试绘出Q端的波形图。

解:主从JK触发器的 RD、且为低有效。只有当RD?SD?1 SD端为异步清零和复位端,

时,在CP下降沿的作用下,J、K决定输出Q状态的变化。Q端的波形如习题4.4图所示。

习题4.5 习题4.5图(a)是由一个主从JK触发器及三个非门构成的“冲息电路”, 习题4.5图(b)是时钟CP的波形,假定触发器及各个门的平均延迟时间都是10ns,试绘出输出F的波形。

CP

100ns 1J R CP C1 S 1K 1 Q 1 1 1 F CP

100ns

10ns

Q Q

(a)

F

30ns

10ns

30ns (b) (c)

习题4.5图

解:由习题4.5图(a)所示的电路连接可知:SD?J?K?1,RD?F。当RD?1时,在CP下降沿的作用下,且经过10 ns,状态Q发生翻转,再经过30ns,F发生状态的改变,

F?Q。RD?0时,经过10ns,状态Q=0。根据上述对电路功能的分析,得到Q和F的波形如

习题4.5图(c)所示。

习题4.6 习题4.6图(a)是一个1检出电路,图(b)是CP及J端的输入波形图,试绘出 RD端及Q端的波形图(注:触发器是主从触发器,分析时序逻辑图时,要注意CP=1时主触发器的存储作用)。

& J Q 1J R RD CP CP C1 Q 1 S 0 1K

J

(a)

Q

RD

(c)

CP J

(b)

习题4.6图 SD?1,解:分析习题4.6图(a)的电路连接:

K?0,RD?CP?Q;分段分析习题

4.6图(b)所示CP及J端信号波形。

(1)CP=1时,设Q端初态为0,则RD?1。J信号出现一次1信号,即一次变化的干扰,且K=0,此时Q端状态不会改变;

(2)CP下降沿到来,Q端状态变为1,RD?CP,此时CP=0,异步清零信号无效; (3)CP出现上升沿,产生异步清零信号,使Q由1变为0,在很短的时间里 RD又恢复到1;

(4)同理,在第2个CP=1期间,由于J信号出现1信号,在CP下降沿以及上升沿到来后,电路Q端和 RD端的变化与(2)、(3)过程的分析相同,其波形如习题4.6图(c)所示。

结论:该电路可以实现1信号的检出功能。

习题4.7 习题4.7图(a)是用主从JK触发器构成的信号检测电路,用来检测CP高电平期间uI是否有输入脉冲,若CP、uI电压如习题4.7图(b)所示,试画出输出电压uO的波形。

CP uI

(b)

CP (a)

Q

(c)

1 & uI 1J R C1 Q 1K uI CP

Q uO

习题4.7图

解:分析习题4.7图(a)的电路连接:K?1,分析习题4.7图(b)给定的信号波形。

J?uI,RD?CP?uO,uO?Q;分段

(1)CP=1时,设Q端初态为0,则RD?1。uI信号出现一次1信号,即一次变化的干扰,且K=1,此时Q端状态不变;

(2)CP下降沿到来,Q端状态由0变为1,RD?CP,此时CP=0,异步清零信号无效;

(3)CP出现上升沿,异步清零信号有效,使Q端由1变为0,当Q变为0后, RD

又恢复为1;

(4)同理,在以后的CP=1期间,uI信号出现一次1信号,在CP下降沿以及上升沿到来后,电路Q端和 RD端的变化与(2)、(3)过程的分析相同,其波形如习题4.7图(c)所示。

习题4.8 习题4.8图(a)是由一个维持阻塞D触发器及一个边沿JK触发器构成的电路,图(b)是输入信号,试绘出Q1及Q2的波形。

解:分析习题4.8图(a)的电路连接:该电路是同步电路,由D触发器和JK触发器组成,D触发器的D端接外部输入信号,JK触发器J端与D触发器的Q端相连,且K=1。

输出波形分析如习题4.8图(c)所示。

习题4.9 试利用触发器的特征方程式写出习题4.9图(a)、(b)、(c)中各触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式。

RD

1D R C1 Q1 1 1K Q1 1J R C1 Q2 Q2

CP RD D

(a)

CP RD D

(b)

Q1 Q2

(c)

D CP 习题4.8图

& & A CP 1D C1 Q Q B A CP =1 B 1J C1 Q 1K Q A & CP C1 Q & 1D Q

(a) (b) (c)

习题4.9图

解:习题4.9图(a)由D触发器组成,D触发器的特征方程为:Qn?1?D,根据电路连接D?AQn,将D代入特征方程,因此触发器次态Qn+1与现态Qn和A之间的逻辑函数式为:

Qn?1?AQn

习题4.9图(b)由JK触发器组成,JK触发器的特征方程为:Qn?1?JQn?KQn,根据电路连接J?K?A?B,将J、K代入特征方程,因此触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式为:

Qn?1?(A?B)Qn?A?BQn

习题4.9图(c)由D触发器组成,根据电路连接D?BQn?AQn,将D代入特征方程,因此触发器次态输出Qn+1与现态Qn和A、B之间的逻辑函数式为:

Qn?1?BQn?AQn?BQn?AQn

习题4.10 设习题4.10图中各触发器初始状态为0,试画出各触发器在CP作用下Q端的波形。

解:各触发器在CP作用下Q端的波形如习题4.10图(i)所示。

1 CP 1D C1 Q Q CP 1D C1 Q CP 1D C1 Q Q

CP 1D C1 Q Q

Q (a) (b) (c) (d)

1 CP 1J C1 1K Q Q

CP 1J C1 1K Q CP Q 1J C1 1K Q CP Q 1 1J C1 1K Q Q (e)

(f) (g) (h)

习题4.10图

CP

Qa

Qb

Qc

Qd

Qe Qf

Qg

Qh

习题4.10图(i)

习题4.11 已知电路如习题4.11图(a)所示,若CP及A波形如题图(b)所示,各触发器初态为0,试画出各触发器输出端Q1和Q2的波形。

Q1 Q2 & A 1J 1J

CP C1 C1

Q1 Q2 CP 1K 1K

A (a) Q1

Q2

CP

A

(c)

习题4.11图

解:分析习题4.11图(a)的电路连接:该电路是同步电路,由JK触发器组成。

(b)

??J1?K1?A ???J1?K1?AQ1Q1和Q2波形分析如习题4.11图(c)所示。

习题4.12 分析习题4.12图(a)所示同步时序电路,作出它的状态转换表和状态转换图。作出当电平输入X序列为1011100时电路的时序波形图,设初态为0。

& X/Z

Q Z

1/0 =1 Q 1D 0/0 X 0/0 0 1 CP C1 Q 1/1

(a) (b)

CP

X

Q

Z

(c)

解:驱动方程:D?X?Qn 状态方程:Qn?1?X?Qn 输出方程:Z?XQ

状态转换表如习题4.12表所示。

习题4.12图

习题4.12表 状态转换表 输入 X 0 0 1 1 初态 Qn 0 1 0 1 次态 Qn+1 0 1 1 0 输出 Z 0 0 0 1 根据状态转换表求出状态转换图如习题4.12图(b)所示。当电平输入X序列为1011100时电路的时序波形图如习题4.12图(c)所示。

习题4.13 习题4.13图(a)所示同步计数器,由JK触发器构成。写出状态转换表与状态转换图,并说明该计数器的模是多少?

解:根据逻辑电路列写下列方程:

?J0?Q2K0?1?驱动方程:?J1?Q0K1?Q0

?J?QQK?1012?2


数字电路答案第四章 时序逻辑电路2.doc 将本文的Word文档下载到电脑 下载失败或者文档不完整,请联系客服人员解决!

下一篇:西安事变史实

相关阅读
本类排行
× 注册会员免费下载(下载后可以自由复制和排版)

马上注册会员

注:下载文档有可能“只有目录或者内容不全”等情况,请下载之前注意辨别,如果您已付费且无法下载或内容有问题,请联系我们协助你处理。
微信: QQ: