武汉理工大学《FPGA原理与应用》课程设计说明书
3 EDA概述
20 世纪90 年代，国际上电子和计算机技术较先进的国家，一直在积极探索新的电子电路设计方法，并在设计方法、工具等方面进行了彻底的变革，取得了巨大成功。在电子技术设计领域，可编程逻辑器件（如CPLD、FPGA）的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。这些器件可以通过软件编程而对其硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。这一切极大地改变了传统的数字系统设计方法、设计过程和设计观念，促进了EDA 技术的迅速发展。
EDA 是电子设计自动化（Electronic Design Automation）的缩写，在20 世纪90 年代初从计算机辅助设计（CAD）、计算机辅助制造（CAM）、计算机辅助测试（CAT）和计算机辅助工程（CAE）的概念发展而来的。EDA 技术就是以计算机为工具，设计者在EDA 软件平台上，用硬件描述语言HDL 完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。EDA 技术的出现，极大地提高了电路设计的效率和可靠性，减轻了设计者的劳动强度。
3.1 VHDL
VHDL 语言是美国国防部于20 世纪80 年代后期，出于军事工业的需要开发的。1984年VHDL 被IEEE 确定为标准化的硬件描述语言。1993 年IEEE 对VHDL 进行了修订，增加了部分新的VHDL 命令与属性，增强了对系统的描述能力，并公布了新版本的VHDL，即IEEE 标准的1076-1993 版本。VHDL 已经成为系统描述的国际公认标准，得到众多EDA 公司的支持，越来越多的硬件设计者使用VHDL 描述数字系统。VHDL 涵盖面广，抽象描述能力强，支持硬件的设计，验证，综合与测试。VHDL 能在多个级别上对同一逻辑功能进行描述如可以在寄存器级别上对电路的组成结构进行描述，也可以在行为描述级别上对电路的功能与性能进行描述。无论哪种级别的描述，都可以利用综合工具将描述转化为具体的硬件结构。VHDL 的基本结构包含有一个实体和一个结构体，而完整的VHDL 结构还包括配置程序包与库。各种硬件描述语言中，VHDL 的抽象描述能力最强，因此运用VHDL 进行复杂电路设计时，往往采用自顶向下结构化的设计方法。VHDL 语言是一种高级描述语言， 适用于电路高级建模， 综合的效率和效果较好。Verilog-HDL 语言是一种低级的描述语言，适用于描述门级电路，容易控制电路资源，但其对系统的描述能力不如VHDL 语言。
7
武汉理工大学《FPGA原理与应用》课程设计说明书
3.2 FPGA
可编程逻辑器件(简称PLD)是一种由用户编程来实现某种逻辑功能的新型逻辑器件。它不仅速度快，集成度高，能够完成用户定义的逻辑功能外，还可以加密和重新定义编程，其允许编程次数可多达上万次。使用可编程逻辑器件可大大简化硬件系统，降低成本，提高系统的可靠性，灵活性。因此，自20 世纪70 年代问世以后，就受到广大工程人员的青睐，被广泛应用于工业控制，通信设备，智能仪表，计算机硬件和医疗电子仪器等多个领域。目前，PLD 主要分为FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)两大类。FPGA 和CPLD 最明显的特点是高集成度，高速度和高可靠性。高速度表现在其时钟延时可小至纳秒级，结合并行工作方式，在超高速应用领域和实时测控方面有着非常广阔的应用前景;其高可靠性和高集成度表现在几乎可将整个系统集成于同一芯片中，实现所谓片上系统,从而大大缩小了系统体积，也易于管理和屏蔽。
Altera 公司是世界上最大的可编程逻辑器件供应商之一。其主要产品有MAX7000/9000，FLEX10K，APEX20K，ACEX1K，Stratix，Cyclone 等系列。Altera 公司在20 世纪90 年代以后发展很快，业界普遍认为其开发工具MAX+plusⅡ是最成功的EDA开发平台之一，QuartusⅡ是MAX+plusⅡ的升级版本。Xilinx 公司是FPGA 的发明者，其产品种类较全，主要有XC9500/4000，Spartan，Virtex，Coolrunner(XPLA3)等。Xilinx 公司是与Altera 公司齐名的可编程逻辑器件供应商，在欧洲用Xilinx 器件的人多，在日本和亚太地区用Altera 器件的人多，在美国则是平分秋色。全球PLD/FPGA 产品60%以上是由Altera 和Xilinx 提供的。可以讲，Altera 和Xilinx 共同决定了PLD 技术的发展方向。 Lattice 公司是ISP(在系统可编程)技术的发明者，其主要产品有ispL2000/5000/8000，MACH4/5，ispMACH4000 等。与Altera 公司和Xilinx 公司相比，Lattice 的开发工具略逊一筹，大规模PLD，FPGA 的竞争力也不够强，但其中小规模PLD 比较有特色。Lattic e 于1999 年推出可编程模拟器件，现已成为全球第三大可编程逻辑器件供应商。Actel 公司是反熔丝(一次性编程)PLD 的领导者。由于其PLD 具有抗辐射，耐高低温，功耗低和速度快等优良品质，在军工产品和宇航产品上有较大优势，而Altera 和Xilinx 公司则一般不涉足军品和宇航市场。
8
武汉理工大学《FPGA原理与应用》课程设计说明书
4 基带码发生器的设计原理
4.1 基带码发生器的原理框图
双极性的码形需要数字部分和模拟电路来共同实现，对双极性的信号如双极性归零 码、交替极性码码形输出时引入正负极性标志位，而对双极性非归零码和差分码码形输出 时由低电平表示负极性。
基带码发生器的原理框图如图4-1 所示：
图4-1 基带码发生器的原理框图
图4-2 基带码发生器外部接口引脚图
9
武汉理工大学《FPGA原理与应用》课程设计说明书
Dat： 二进制数据输入端； Clk： 系统时钟输入端； Start：始能信号输入端； AMI（0）：交替极性码码形输出端； AMI（1）：正负极性标志位输出端； SRZ（0）：双极性信号码形输出端； SRZ（1）：正负极性标志位输出端； CFM：差分码码形输出端； CMI：编码信号反转码码形输出端； DRZ：单极性归零码码形输出端；
FXM：分相码（曼彻斯特码）码形输出端； NRZ：单极性非归零码码形输出端；
4.2 码型转换原理
码型转换的原理如表一所示，其中高位为正负极性标志位，其中高电平表示负极性， 低电平表示正极性。
表4-1 码型转换原理
高电平 高位 低位 高电平 SRZ CFM SRZ CFM&SRZ 低电平 高位 高电平 NOT(CFM) 低电平 低电平 NOT(SRZ) NOT(SRZ) 低位 低电平 NRZ SRZ DRZ CMI FXM AMI 低电平 NOT(CFM) 10
武汉理工大学《FPGA原理与应用》课程设计说明书
CFM
NOT(CFM) 保持不变 5软件设计与仿真
首先由码型的编码原则实现VHDL 的编程，使用quartusII 进行模拟仿真。
5.1 VHDL程序设计
程序如下： library IEEE;
use IEEE.STD_LOGIC_1164.ALL; use IEEE.STD_LOGIC_ARITH.ALL; use IEEE.STD_LOGIC_UNSIGNED.ALL; entity HS_UJDM is
Port (clk : in std_logic; --系统时钟 Start : in std_logic; --始能信号 dat : in std_logic_vector(15 downto 0); --二进制数据输入端 NRZ : out std_logic; --非归零信号输出端 DRZ : out std_logic; --单极性归零信号输出端 SRZ : out std_logic_vector(1 downto 0); --双极性归零信号输出端 AMI : out std_logic_vector(1 downto 0); --交替极性信号输出端 CFM : out std_logic; --差分信号输出端
CMI : out std_logic; --编码信号反转码信号输出端 FXM : out std_logic); --分相码（曼彻斯特码）信号输出端 end HS_UJDM;
architecture Behavioral of HS_UJDM is begin
process(clk,start)
variable latch_dat : std_logic_vector(15 downto 0); --十六位二进制信号锁存器 variable latch_sig : std_logic; --高位信号锁存器
11