DSP原理与应用
一、填空题
1.按数据格式分类，DSP芯片可分为 芯片和 芯片。
2.TMS320C54X DSP中，TMS320C54X DSP有A和B两个累加器。每个累加器的长度为 位，分为 、 、和 三部分。
3.为了达到快速进行数字信号处理的目的，DSP芯片一般具有程序和数据分开的总线结构，称为 。
4.已知（80H）＝10H，（81H）＝40H，则先后执行指令LD 80H，16，B和ADD 81H，B两条指令后，B的内容是 。
5. IMR为存储器映像寄存器，当要屏蔽某一个中断时，IMR中的相应标志位的值为 。 6.HPI有 和 两种工作模式。
7.DSP芯片的电源分两种即为 和 ，在无法同时加电的情况下，应先对 加电。
8.直接寻址中，若CPL=0，则所寻址数据存储器的16位地址是由 构成。
9.若缓冲器长度为BK=10，循环缓冲区的基地址为AR1=100h，则执行指令LD *+AR1(8)%,A；两次后，寻址的是 地址单元。
二、简答题
1.简述流水线操作的基本原理。
2. 简述TMS320C54X DSP的堆栈的特点，并简述堆栈寻址入栈和出栈时的工作过程。
3. TMS320C54X DSP的定时器有哪几部分组成？各部分的作用是什么？
4. 在链接命令文件中，伪指令MEMORY和SECTIONS的作用是什么？
5.右图为一个具有自动复位功能的电路，请简述其工作原理。
6. 在堆栈操作中，PC当前地址为4020h，SP当前地址为0013h后，运行PSHM AR7（1字指令）后，PC和SP的值分别是多少？并说明原因。
7. 若用DSP实现8点的FFT运算，采用*AR2+0B进行反向寻址，若初始AR2值为0000H，则AR0的低3位取值应为多少？请写出AR2值最后三位修改的顺序和修改后的AR2的值。（填入表格的空格内）
答：AR0的低3位取值应为二进制值 。 修改顺序 第0次 第1次 第2次 第3次 第4次 第5次 第6次 第7次 8. TMS320C54X DSP的定时器中，若TDDR=0101B，PRD=0018H，试计算定时器的中断频率。（设CPU的时钟周期为tc）
指令 *AR2+0B *AR2+0B *AR2+0B *AR2+0B *AR2+0B *AR2+0B *AR2+0B *AR2+0B AR2低三位值 （ ） （ ） （ ） （ ） （ ） （ ） （ ） （ ） 寻址单元 第 值 第 值 第 值 第 值 第 值 第 值 第 值 第 值 三、程序分析题
1.利用重复操作指令，编写程序，对数组进行初始化，使x[7]={2, 2, 2, 2, 2, 2, 2,}。
2.请阅读并分析下面一段汇编程序，并完成后面的问题。
.data
coeff .word 044h,055h,066h .bss buffer，4 prt .word 0456h .text
add： LD 0Dh，A ; 1字指令 aloop：SUB #1，A ; 2字指令 BC aloop，AGEQ; 2字指令 .data
ivals .word 0AAh，0BBh var2 .usect “newvars”，2 inbuf .usect “newvars”，7 .text
mpy： LD 0Ah，B ; 1字指令 mloop： MPY #0Ah，B ; 2字指令 BC mloop，BNOV; 2字指令 .sect “vectors” .word 044h，088h
经汇编后生成的目标文件中共有多少块，每个块的长度是多少？请图示出.data,vectors两个块中的内容。
3. 用MEMORY伪指令编写链接命令文件。要求存储器的配置如下：
程序存储器：4K字ROM，起始地址为C00h，取名为ROM。 数据存储器：32字RAM，起始地址为60h，取名为SCR。 512字RAM，起始地址为80h，取名为CHIP。
4. 请阅读并分析下面一段汇编程序，并完成后面的问题。 .bss a，2
.bss y，2
.data
table: .word 06CACH，0BD90H .text ?
STM #a，AR1 RPT #1
MVPD table，*AR1+ STM #a，AR3 DLD *AR3+，A 如果执行前，各单元的内容为： A = 00 0000 0000h AR3 = 0101h (0100h)= 6CACh (0101h)= BD90h
请写出执行后以下各单元的内容，并写出原因，填在相应的空格上。 执行后：
A =