课程设计任务书
学生姓名： 专业班级： 电子科学与技术电子00901班 指导教师： 工作单位： 武汉理工大学信息工程学院
题 目: 数字秒表 一、设计目的
①根据设计要求，完成对数字秒表的设计。
②进一步加强对QuartusⅡ的应用和对VHDL语言的使用。
二、设计内容和要求
①计时精度应大于1/100S，计时器能显示1/100S的时间，提供给计时器内部定时的时钟频率应大于100Hz，这里选用1KHz。
②计时器的最大计时时间为1小时，为此需要6位的显示器，显示的最长时间为59分59.99秒。
③设置有复位和起/停开关，复位开关用来使计数器清零，做好计时准备。起停开关的使用方法与传统的机械式计数器相同，即按一下，启动计时器开始计时，再按一下计时终止。
三、 初始条件
CPLD，按键，时钟信号等。
四、时间安排：
EDA课程设计布置工作 6.11 设计 6.12~6.15 硬件调试 6.17~6.19 撰写设计报告 6.20~6.21 检查硬件、答辩、提交设计报告 6.22
指导教师签名： 年 月 日 系主任（或责任教师）签名 年 月 日
目 录
摘 要.............................................................................................................................. I Abstract ......................................................................................................................... II 绪 论............................................................................................................................ III 一 系统设计方案.......................................................................................................... 1 二 底层模块设计.......................................................................................................... 2
2.1 计时电路.......................................................................................................... 2
2.1.1 时基分频器............................................................................................ 2 2.1.2 100进制计数器...................................................................................... 2 2.1.3 60进制计数器........................................................................................ 3
2.2 计时控制电路.................................................................................................. 3 2.3 显示电路.......................................................................................................... 4
2.3.1 七段译码器............................................................................................ 4 2.3.2 扫描模块................................................................................................ 4
三 顶层原理图.............................................................................................................. 5 四 系统仿真.................................................................................................................. 6
4.1计时电路的仿真............................................................................................... 6 4.2计时控制电路的仿真....................................................................................... 7 4.3 显示电路的仿真.............................................................................................. 8 五 器件编程与硬件下载.............................................................................................. 9 六 心得体会................................................................................................................ 10 七 参考文献................................................................................................................ 11 附录.............................................................................................................................. 12
武汉理工大学《EDA》课程设计说明书
摘 要
随着人们生活水平的日益提高，社会体系的日益完善，人们对于各种应用
器件的要求也越来越高。秒表作为日常生活中，特别是体育运动中应用的特别广泛，所以精确且方便使用的秒表就被越来越多的人所选择。本秒表计时器用于体育竞赛及各种要求有较精确时的各领域，往常利用中小规模集成电路实现，但一般体积大，使用携带不方便。利用VHDL在FPGA或CPLD上实现1/100秒计时控制器，能充分发挥VHDL与可编程逻辑器件灵活、高效、集成度高的特点。
利用VHDL语言设计基于计算机电路中时钟脉冲原理的数字秒表。该秒表能对0秒~59分59.59秒范围进行计时，显示最长时间是59分59秒。计时精度达到10ms。设计了复位开关和启停开关。复位开关可以在任何情况下使用，使用以后计时器清零，并做好下一次计时的准备。
关键词：EDA技术、VHDL语言、计时器、数码管
I
武汉理工大学《EDA》课程设计说明书
Abstract
As people living standard rise increasingly, of the social system is increasingly perfect, for all sorts of people the requirements of the application devices more and more is also high. Stopwatch as daily life, especially sports of the applications of the special extensive, so precise and convenient use a stopwatch is more and more people choose. This stopwatch timer used for sports competition and various requirements have a precise of every field, usual medium scale integrated circuit of realization, but generally is big, the use of portability. Use of VHDL FPGA or CPLD 1/100 of a second time on its controller, can give full play to VHDL and programmable logic devices flexible, efficient, and integration high characteristic.
Use of VHDL language design based on the computer in the circuit principle of the clock pulse digital stopwatch. The stopwatch to 0 SEC-59 points and 59.59 seconds time range, show the longest time is 59 points 59 seconds. Time precision of the 10 ms. The design of the replacement switch and rev. Stop switch. Reset switch can be in any case use, after use timer reset, and do the next time to prepare.
Keywords: EDA technology, VHDL language, timers, digital tube
II
武汉理工大学《EDA》课程设计说明书
绪 论
在科技高度发展的今天，集成电路和计算机应用得到了告诉发展，尤其是计算机应用的发展，它在人们日常生活已逐渐崭露头角。大多数电子产品多是由计算机电路组成，如：手机、Mp3等。而在将来的不就他们的身影将会更频繁的出现在我们身边呢。各种家用电器多会实现微电脑技术。电脑各部分在工作时多是以时间为基准的。本文就是基于计算机电路的时钟脉冲信号、状态控制等原理设计出的数字秒表。秒表在很多领域充当中一个重要的角色。在各类比赛中对秒表的精度要求很高，尤其是一些科学实验，他们对时间的精度达到几纳米级别。
VHDL是一种全方位的硬件描述语言，包括系统行为级、寄存器传输级和逻辑门级多个设计层次，支持结构、数据流和行为3种描述形式的混合描述，因此VHDL几乎覆盖了以往各种硬件描述语言的功能，整个自顶向下或自底向上的电路设计过程都可以用VHDL来完成。另外，VHDL还有以下优点：VHDL的宽范围描述能力使它成为高层次设计的核心，将设计人员的工作重心转移到了系统功能的实现和调试上，只需要花较少的精力用于物理实现；VHDL可以用简洁明确的代码描述来进行复杂控制逻辑的设计，灵活且方便，而且也便于设计结果的交流、保存和重用；VHDL的设计不依赖于特定的器件，方便了工艺的转换。
本次设计的目的就是在掌握EDA实验开发系统的初步使用基础上，了解EDA技术，对计算机系统中时钟控制系统进一步了解，掌握状态机工作原理，同时了解计算机时钟卖场是怎么产生和工作的。在掌握所学的计算机组成与结构课程理论知识时，通过对数字秒表的设计，进行理论与实际的结合，提供与计算机有关的设计能力，提高分析、解决计算机技术实际问题的能力。通过课程设计深入了解计算机结构与控制实现的技术，达到课程设计的目标。
III