表4-374LS74 D触发器功能测试
1RD 0 1SD 1 1D 0 1 0 1 0 1 1D=1Q CP 1Q 0 n21
2、
1Q n+1说明原因 1 0 1 0 1 0 1 1 1 1 1 JK触发器
JK触发器的特性方程是
图4-4JK触发器逻辑符号
JK触发器的功能表和驱动表分别见表4-4和表4-5。
表4-4 JK触发器功能表
J K Qn+1 0 0 Qn 0 1 0 1 0 1 1 1 Qn 表4-5 JK触发器驱动表
QnQn+1 0 0 0 1 1 0 1 1 J K 0 × 1 × × 1 × 0
74LS112双JK触发器的外管脚排列图如图4-5所示。
图4-5 74LS112JK触发器外引脚排列图
22
构建JK触发器逻辑功能测试图。 ①完成功能表4-6。 ②a. b. ③当
和
为直接置0和置1端，所以当：
（K2）=1时，则1Q=0。 （K2）=0时，则1Q=1。
（K1）=0、（K1）=1、和
=1时，则分别置：
a.1J（K3）=0，1K（K4）=1，输入单次脉冲，则在CP下降沿时，Q输出为0。继续输入单次脉冲，Q保持0不变。
b.1J（K3）=1，1K（K4）=0，输入单次脉冲，则在CP下降沿时，Q输出为1。继续输入单次脉冲，Q保持1不变。
c.1J（K3）=1，1K（K4）=1，输入单次脉冲，则在CP下降沿时，Q输出翻转Qn+1=
Qn。
d.1J（K3）=0，1K（K4）=0，输入单次脉冲，Q状态不变即保持。若原先Q=1，则Q仍为1；若原先Q=0，则Q仍为0。
表4-6 74LS112双JK触发器功能表
1RD 1SD 1J 0 0 1 0 1 1 0 1 0 0 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 K 0 1 0 1 0 1 0 1 1 0 1 0 1CP 1Q n23
1Q n+1说明原因
实验后记：
24
实验五寄存器和移位寄存器
一、实验内容
1.创建电路，测试中规模四位双向移位寄存器逻辑功能；
2.研究由移位寄存器构成的环形计数器和串行累加器的工作原理。 二、实验目的
1.掌握中规模四位双向移位寄存器逻辑功能及测试方法； 2.研究由移位寄存器构成的环形计数器和串行累加器工作原理。
25
实验五 寄存器和移位寄存器
1、移位寄存器
移位寄存器是一个具有移位功能的寄存器，是指寄存器中所存的代码能够在移位脉冲的作用下依次左移或右移。既能左移又能右移的称为双向移位寄存器，只需要改变左、右移的控制信号便可实现双向移位要求。根据移位寄存器存取信息的方式不同分为：串入串出、串入并出、并入串出、并入并出四种形式。
本实验选用的4位双向通用移位寄存器，型号为74LS194，其逻辑符号及引脚排列如图5-1所示。
图5-1 74LS194逻辑符号及引脚排列
其中，D3、D2、D1、D0为并行输入端；Q3、Q2、Q1、Q0为并行输出端；SR为右移串行输入端；SL为左移串行输入端；S1、S0为操作模式控制端；CR为直接无条件清零端；CP为时钟脉冲输入端。74LS194有5种不同操作模式：并行送数寄存；右移(方向由Q3→Q0)；左移(方向由Q0→Q3)；保持及清零。