图11：电源配置
然后执行Tools/Map Power Connections可以分配电源、地的连接关系，再执行Check Power Connection进行电源、地网络的检查。
（4）完成之前的网络连接关系设置后，执行Tools/Run Design，就可以在FSP中运行网络连接关系配置了，如下图12。
图12：运行FSP连接关系
图13：指定运行连接关系配置的器件
（5）运行完成后，就会在FSP的设计界面中，显示出设置完成的连接关系，如下图14。
图14：运行FSP，完成系统级网络连接
4、在FSP中完成网络连接后，下一步就需要将FSP中的设计转换成原理图，并将其生成对应的布局信息。具体流程如下：
（1）将FSP中设计的系统级布局信息生成原理图，并生成对应的原理图库。 首先，执行Generate/Allegro DE CIS/Setup Symbol Data，设置原理图元件库生成位置，及相应元件名，如下图15；
图15：生成元件库的位置和元件名设置
（2）执行Generate/Allegro DE CIS/Symbols，生成设计中元件库；
图16：执行元件库生命命令
图17：元件库创建
（3）完成设计的元件库创建，打开原理图库，如下图：
图18：原理图库
（4）完成原理图元件库的创建之后，执行Generate/Allegro DE CIS/Schematics命令，就在已经产生的原理图库基础上，创建设计对应的原理图，然后在Capture原理图中加入其它的外置元器件。
图19：创建层次原理图相关设置
图20：FSP生成的原理图
（5）生成设计的原理图后，就需要创建布局信息，执行Generate/Allegro PCB Placement命令，创建设计布局信息。
注意：这里必须设置好Board File Name，而后FSP生成的布局信息中，包括这个demo1203.brd文件，这个文件将用来实现FSP与Allegro的互联集成，可以实现FSP与Allegro布局信息更新的同步。
图21：FSP生成布局信息的设置
5、完成原理图与布局信息生成之后，接下来需要做的就是将FSP与Allegro Entry CIS、Allegro PCB紧密集成。
（1）将FSP生成的原理图，导出网表，导入PCB，执行Tools/Create Netlist，在Create Netlist对话框中做好导出网表的设置。 ——注意：这里要与FSP集成，必须在Input Board中选择FSP生成的布局信息中的demo1203.brd文件，这样才能将FSP的布局与Allegro中的布局集成互联，实现两者的实时布局信息更新。
图22：原理图导出网表设置
图23：原理图导入PCB
（2）在新的PCB中，执行File/Script命令，在弹出的Scripting对话框中，选择FSP设计中生成的布局相关信息中的placement.scr文件，这样FSP中所有的设计更新都会这样实时导入PCB中如下图。