武汉理工大学《Protel应用实践》课程设计
图18 Update Design 对话框
（3）在PCB状态下执行菜单命令【Design】/【Netlist……】,在出现的对话框中点击标签
然后选择之前创建好的后缀名为.net的
网络表。在网络表文件载入时，常常会出现两种错误：Footprint Not Available(封装元件遗漏)、Node Not Found(引脚遗漏)。在加载的时候，应该注意改正错误，得到正确的网络表。
4.3布局与布线
由于这次的电路图元件较多，不适合自动布局，所以采取边布局边布线的方法，手工完成电路板的设计。手工布局，可以完全按照电路工作的实际需要，来进行元件的布局，所生成的元件布局可以符合实际应用的要求，也有利于后面的布线操作。当然，也可以采取自动布局和手工布局的结合可以提高效率。此次的边布局边布线的方法既可以根据布局来布线，又可以以根据走线来布局。
对于制作“多路触摸音响报警器电路”的PCB文件，具体如下： 1、执行菜单命令【Tools】/【Auto Place…】,在弹出的自动布局设置对
15
武汉理工大学《Protel应用实践》课程设计
话框中，选择采用【Cluster Placer】方式进行元件的快速布局。
2、用鼠标将所有的元件选中，并将它们移出所设定的电路板范围。移动完毕后，取消图件的选中状态。
3、元件位置、方向的调整：利用鼠标拖动改变元件的位置；结合x、y和空格键改变元件的方向。
图19元件布局图
4、设置布线参数：Design/Rules。
5、设定自动布线器：执行Auto Route/Setup后，出现图14所示对话框，把Routing Grid 设置为“20.0000”，其余选项使用默认。之后，点击按钮Route All，开始自动布线。
6、自动布线手动调整：利用Tools/Un－route删除已有布线，进行人工布线。
16
武汉理工大学《Protel应用实践》课程设计
图20 布线结果图
5、将电容C103两个引脚上的+15V电源线和地线向右布线，并在走线的尾部上各加一个焊盘，避免放置【Loop Removal】功能起作用。之后进行运算放大器U1和比较器U2、U3及其它们周边元件的布局和布线，注意起降噪作用的电容要靠近运放的引脚放置。
6、调整电路板的大小，并放置安装孔（即没有网络名称的焊盘），得电路板如图16。接着要在电路板底层上对“GND”覆铜，即网络名称为“GND”的焊盘要与覆铜完全连接，而不是辐射方式连接。所以对设计规则进行设置。执行菜单【Design】/【Rules…】，单击对话框中的【Manufacturing】标签，在【Polygon Connection Style】设置项中对整块电路板进行设置。接下来放置覆铜。执行菜单命令【Place 】/【Polygon Plane…】，在弹出的对话框中进行设置，单击“OK”。之后指定放置覆铜区域即可。如图20。
接着，在对电路板上的其他走线进行适当地调整。如加粗电源线等等。最后得到的电路板见附录3。
7、布线完毕后，执行菜单命令【Tools】/【Design Rules Check…】，对
17
武汉理工大学《Protel应用实践》课程设计
短路情况和没有布置的连线进行检查，如果不存在错误，那么对电路板的设计就完成了。
图21 放置网络名称为“GND”的覆铜
18
武汉理工大学《Protel应用实践》课程设计
4 心得和体会
protel软件的功能是模拟电路的输入输出，帮助人们进行智能分析，这样一来，我们就将人工根本不能计算或者是特别繁琐的计算通过计算机轻而易举的就可以获得我们想要的结果。在大二上学期电工实习时接触过Protel，当时只是在老师的细心指导下一步一步地跟着学，有种“依葫芦画瓢”的样子，而且进行的是较为简单的电路，其中布局布线也更多直接采用自动布局和布线，也没有进行仿真，所以还有很多功能没有用到。而这次是要靠自己去摸索，在完成课程设计的过程中，遇到了很多的困难。例如：在制作印刷电路板时，最经常出现问题的是元件封装号，如果元件的封装号不正确，就无法从网络表载入到PCB界面，一些常用器件（电阻、电容、二极管、三极管等）的封装号很容易查到，但是有些不常用的器件就很难找到,经常在网上百度，翻看了很多的网站才能找到，甚至还找不到的。但也恰是如此，让自己在不知不觉中学到了一些知识。
通过这次学习和应用，我感受颇深。
这次使用protel做的课题是脉冲宽度调制信号控制电路的设计。这个电路一看，还是比较丰富的，有集成运放LF353、电压比较器LM393、集成芯片SG3525A、还有没有见过的插接件等，看着觉得比较有挑战性。
在绘制原理图时，还是比较顺利的，相关的器件能在元件库里找的就放置上去，而SG3525A和 插接件是自己画的元件，在原理图编辑器里添加这两个自己用心画的库元件。感觉还是很高兴的，在画元件的时候，也有相关的很多知识要学习和注意的。在进行ERC电气化检查的时候，出现了错误，仔细研究才知道是芯片的引脚悬空。一开始是按照自己选取的电路图画的，没有太仔细具体研究整个电路，询问过同学，才知道可以把它忽略或者在原理图上设置引脚“No ERC”。
在生成网络表，创建PCB文件，载入网络表的时候，一开始出现了几十个错误，除了是封装遗漏，还有引脚遗漏的问题。我右击，点击“Report”让它生成报表，一个一个的检查，排除错误。其中一大原因是因为插接件没有相应的封装号，所以要自己画封装。此次绘制插接件封装是通过向导来完
19