基于FP GA的HDB3码的编码器与译码器设计（软件设计）
码频谱能量主要集中在基波频率以下，占用频带较窄，是ITU-TG.703推荐的PCM基群、二次群和三次群的数字传输接口码型,因此HDB3码的编解码就显得极为重要了。
1.2 FPGA简介
1.2.1 FPGA的发展历程
作为一种可编程逻辑器件，现场可编程门阵列（Filed Programmable Gate Array）的出现是可编程逻辑器件发展变化的必然，它的出现推动着可编程逻辑器件的进一步发展。因此说，了解了可编程逻辑器件的发展历程，也就了解了FPGA的发展历程。
可编程逻辑器件是20世纪70年代发展起来的一种新型器件。它的应用不仅简化了电路设计，降低了成本，提高了系统的可靠性，而且给数字系统的设计方式带来了革命性的变化。可编程逻辑器件的发展是以微电子制作技术的不断进步为基础的，其结构和工艺的变化经历了一个不断发展变革的过程。
20世纪70年代，早期的可编程逻辑器件只有可编程只读存储器（PROM）、紫外线可擦除只读存储器（EPROM）和可电可擦除只读存储器（EEPROM）3种。
随后，出现了一类结构稍微复杂的可编程芯片，即可编程逻辑阵列，(Programmable Logic Array，PLA)。PLA在结构上是由一个可编程的与阵列和可编程的或阵列构成，阵列规模小，编程过程复杂繁琐。PLA既有现场可编程的，也有掩膜可编程的。
在这之后出现了可编程阵列逻辑PLA器件，它由一个可编程的“与”平面和一个固定的“或”平面构成，是现场可编程的。它的实现工艺有反熔丝技术、EPROM技术和EEPROM技术3种。在PLA的基础上，又发展出了一种通用阵列逻辑（Generic Array Logic, GAL）,如果GAL16V8、GAL22V10等。它采用了输出逻辑宏单元结构和EEPROM工艺，因而其设计具有很强的灵活性，至今仍有很多应用。
这些早期的PLD器件的一个共同的特点就是可以实现速度特性较好的逻辑功能，但是由于其结构过于简单，因此只能用于实现较小规模的电路设计。
为了填补这一缺陷，20世纪80年代中期，著名的可编程逻辑器件厂商Alter和Xilinx分别推出了扩展型的复杂可编程逻辑器件(Complex Programmable Logic Device，CPLD)和类似于标准门阵列的现场可编程门阵列FPGA。CPLD和FPGA的功能基本相同，只是芯片内部原理和结构有些差别。这两种器件兼容了PAL和GAL器件的优点，可用于实现较大规模的电路设计，编程也很灵活，所以，被广泛应用于产品的原型设计和小批量生产之中。几乎所有使用PLA、GAL和中小规模通用数字集成电路的场合均可应用CPLD和FPGA器件。
2
基于FP GA的HDB3码的编码器与译码器设计（软件设计）
如今，FPGA器件已成为当前主流的可编程逻辑器件之一，经过近20年的发展，可编程逻辑器件已经取得长足的进步，资源更加丰富，使用越来越方便。将来的可编程逻辑器件，密度会更高、速度会更快、功耗会更低，同时还会增加更多新的功能，向着集成了可编程逻辑、CPU、存储器等组件的可编程单片系统（System On Programmable Chip，SOPC）方向发展。 1.2.2 FPGA基本结构及其特点 基本结构：
典型的FPGA它通常包含三类编程资源：可编程逻辑功能块CLB（Configurable Logic Blocks），可编程I/O模块IOB（Input/Output Block）和可编程内部互连PI（Programmable Interconnect）。CLB是实现逻辑设计的基本单元，它们排列为阵列，散布于整个芯片。CLB的功能很强，不仅实现了逻辑函数，还可配置为RAM等复杂形式。IOB作为芯片上逻辑与外部封装引脚的接口，通常围绕着阵列芯片的周围。PI包括各种长度的连线和一些可编程连接开关，通过它们把各个CLB、IOB按设计要求连接起来，构成特定功能的电路。
FPGA器件的功能由逻辑结构的配置数据决定，工作时，配置数据存放于片内的SRAM或熔丝上。使用SRAM的FPGA器件，工作前需从芯片外部加载配置数据。配置数据可存储于片外的EPROM或其他存储体上。用户可控制加载过程，在现场修改器件逻辑功能，即现场可编程。 特点：
（1）FPGA的逻辑单元从功能上而言，比CPLD的组合乘积项及宏单元要简单的多，但是它可由逻辑单元的级联来创建很大的函数功能； （2）PLD适合于复杂组合逻辑，FPGA适合于设计复杂的时序逻辑。
（3）FPGA的制造工艺确定了FPGA芯片中包含的LUT和触发器的数量非常多，可达上万个，而PLD一般只能做到512个逻辑单元，因此FPGA的平均逻辑单元成本大大低于PLD。
(4)在CPLD器件内可以通过逻辑阵列将大型函数在一级逻辑中实现，具有较高的系统运行速度，并且其易于确定的时序参数也有助于逻辑分析工作，但是它的寄存器资源相对FPGA较少。
（5）FPGA器件具有较小的基本逻辑单元，适合实现流水线结构的设计，也可以利用逻辑单元的线连来实现较长的数据通路。
3
基于FP GA的HDB3码的编码器与译码器设计（软件设计）
（6）FPGA的逻辑单元阵列可以将设计功能进行更细的划分，可充分地利用单元内的各种资源，但同时也加大了逻辑优化和时序分析地难度。
1.3 EDA技术
EDA(Electronic Design Automation)即电子设计自动化，它是指利用计算机来完成电子系统的设计。EDA技术研究的对象是电子设计的全过程，有系统级、电路级和物理级三个层次的设计。其涉及的电子系统是指从低频、高频到微波，从线性到非线性，从模拟到数字，从通用集成电路到专用集成电路构造的电子系统，因此，EDA技术研究的范畴相当广泛。从专用集成电路(ASIC)开发与应用角度看，EDA软件系统应当包含以下子模块：设计输入子模块、设计数据库子模块、分析验证子模块、综合仿真子模块、布局布线子模块等。
在现代电子设计技术领域种，EDA技术已成为主要的设计手段。EDA技术可把数字通信技术，微电子技术和现在电子设计自动技术结合起来，实现了硬件设计软件化，加速了数字通信系统设计的效率，降低了设计成本。 利用EDA技术进行电子系统的设计，具有以下几个特点： （1）用软件的方式设计硬件；
（2）用软件方式设计的系统到硬件系统的转换是由有关的开发软件自动完成的；
(3)设计过程中可用有关软件进行各种仿真； (4)系统可现场编程，在线升级；
(5)整个系统可集成在一个芯片上，体积小、功耗低、可靠性高。 因此，EDA技术是现代电子设计的发展趋势。
1.4 VHDL硬件描述语言
1.4.1 简介
VHDL 是一种超高速集成电路硬件描述语言, 它提供了一个标准的, 从逻辑门级到数字系统级的各抽象级描述硬件的标准文本, 提供了精确的语法和语义, 为集成电路及系统设计提供了形式化、 层次化和规范化的描述, 不仅能有效地用于CAD 进行模拟, 而且可作为一种精确的自然语言用于设计者之间的设计交流, 它允许设计者在语言的基本作用范畴之外表示信息,尽管最初的工具在某些级( 例如开关级) 不能提供模拟。由于没有限制设计者必须拥有特殊的硬件技术或设计方法, 该语言在工业上有着广泛的用途, 它被喻为 硬件描述语言中的“FORTRAN”, 其性能是其它硬件描述语
4
基于FP GA的HDB3码的编码器与译码器设计（软件设计）
言无法媲美的。由此，VHSIC 的硬件描述语言（VHSIC HDL）即VHDL便诞生了，并很快被美国电气和电子工程师协会所承认。
VHDL语言描述电路的行为，具有很强的电路功能描述能力，适用于大规模电子系统的设计。
1.4.2 VHDL具有的特点 （1） 具有程序包的特点
VHDL 是第一个包含了程序包概念的硬件描述语言( HDLS) , 这一特点是源于 Ada 语言, 由它提供了封装定义和应用函数的技术。这一特点特别适用于硬件描述, 因为它提供了把工艺技术依赖性等收集进存储单元的手段。VHDL 的程序包中包含了许多说明, 这些说明可以某种方式和设计者的思想相联系, 这个程序也可用作一个具有通用性的标准程序包。在一个程序包中, 可以出现不同类型的说明, 包括类型和子类型说明、属性说明、 常数和别名的说明及子程序的说明,但其中不允许信号变量说明, 也不允许接口描述存在。一旦定义了一个程序包, 它就可以被任何的描述所参考。VHDL 语言中还拥有一个标准程序包, 它包括了所有的预定义类型、 属性和函数, 不能为设计者们所更改。为了方便设计者, 在设计库中也提供了其它预定义程序包, 比如: 预定义的 MEA?SURE 包含了许多通用的物理类型说明( 象距离、 电压、 效率等) 。 ( 2) 引入了设计实体
原来的 HDLS 倾向于集中在对某个设计的描述技术上, 而忽略了在设计全过程中 所具有的许多级上描述的事实。VHDL 对许多接口的分开描述和对一个接口的相互联 系的多重描述提供了从上至下和从下至上的设计工具。一个设计实体能够模拟复杂性不一的硬件, 如可模拟逻辑门、 触发器、 控制单元甚至一个计算机系统。一个设计实体由一个接口和一个或多个可变体构成。接口中含有可变体的公共说明的集合, 这些说明抓住了硬件实体的外部特点, 表明了设计实体和外部环境传输信息的通道。设计者分析硬件实体的途径不受限制, 同一硬件实体的可变结构的实现能被模拟用来评估成本及速度因素, 类似硬件实体的功能、 物理的结构也能被模拟, 各个与同一接口相联系的可变体, 可以使用接口中提供的所有说明。 ( 3) 具有属性和类属的特点
属性提供了一种通常的联系, 是对性质和数值的描述, 其它系统均可以使用。类属增加了设计实体重新使用的可能性, 例如: 工艺可靠性, 诸如噪声系数或功率消耗可以聚集在类属中。使用设计实体时, 可通过提供
5
基于FP GA的HDB3码的编码器与译码器设计（软件设计）
需要的类属值确定一个特殊的工艺。 ( 4) 数据消除功能
此功能使得用户能自定义。当冲突源同时出现时, 对于一个给定的信号, 将发生什么情况; 在大多数语言中, 解决此类冲突的算法是预定义的, 不为用户所控制, 而 VHDL 可将这种定义交给用户定义。 ( 5) 传输和惯性延迟
VHDL 在信号赋值语句中提供了两种延时方式: 传输延迟是保证不管如何排列, 所 有的变化都能通过设计向前传输; 惯性延迟则是消除所有比某些定义宽度还窄的脉冲。因此阻止了它们在设计中的传输。 ( 6) 用户自定义类型
VHDL 允许用户自定义类型来定义模拟值, 就是定义使用本语言预定义的对用户 手头工作来说不能不适合的模拟值的性质。 ( 7) 并行和时序混合的性质
VHDL 可以使一个信号属性不仅包括时序还包括并行的码。某些 HDLS 需要把 这些结构严格地区分开, 有的仅提供了一种。在VHDL 中, 过程( 时序特性的) 语句可以放在块( 并行特性) 语句的任何所希望的地方,并允许写成整体上是并行的, 但其中某些段是被描述为时序的。 ( 8) 性能和结构的混合
VHDL 通过作为一类并行语句( 称之器件例示语句) 而提供了结构描述。 由于联在一起的器件总是同时工作的,所以以上的语句中有实际硬件的语义。因 此, 结构语句完成了具有并行特性的情况, 而大多数别的硬件描述语言则把结构描述看成
语义上区别于并行特性的语句。 ( 9) 物理描述能力
VHDL 语言是第一种能定义所有硬件描述中所必需的物理单位的HDL, 物理单位 的使用和有效的类型检查提供了硬件的精确物理描述, 使用 VHDL 甚至能描述机械学、热力学和硬件设计的可靠性。 ( 10) 设计的多级描述能力
VHDL 可支持设计的多级描述:在性能范畴内, VHDL 使用户能用块语句( 并行时间特性) 和过程语句( 时序时间特性) 来定义性能。从算法级到电路级的所有级都可以
6