摘 要
随着现在社会的快速发展，人们都电子产品的要求越来越高，因而电子产品无论从制作上还是从销售上都要求很高。要制作一个应用性比较好的电子产品就离不开数字电路，大到超级计算机、小到袖珍计算器，很多电子设备都有数字电路。数字系统是一个能够对数字信号进行加工，传递，和存储的实体，它由实现各种功能的数字逻辑电路相互连接而成。用来处理数字信号的电子线路称为数字电路，数字集成电路的基本逻辑单元是逻辑门，一块集成电路芯片所容纳的逻辑门数量反映了芯片的集成度，集成度越高，单个芯片所实现的逻辑功能越强。数字电路在生活中应用广泛，而我所学习的专业为电子信息工程，对于数字电路的熟悉程度要更彻底，所以我选择设计数字钟电路。
在本次设计的课题中，其目的是得到一个计时准确的数字时钟。在数字钟的制作过程中，要得到准确的计时，就必须对组成电路的每一部分的要求要高。整个电路是由振荡器电路、分频器电路、时间计数单元、译码驱动电路、数码管五个部分组成。整个电路的核心部分是振荡电路，振荡电路应采取晶体振荡，晶体振荡器输出频率为32768HZ，在设计中我们采用CD4060来完成电路的振荡和分频，以便于得到1HZ的输出频率。在计数电路中采用了74LS161计数,74LS161是直接清零的计数器，在电路中起计数和分频的作用。为了能够得到即准确又清楚的输出，电路采用了译码驱动和数码显示，译码器为74LS247（BCD七段显示译码器）。 译码驱动电路将计数器输出的8421BCD码转换为数码管需要的逻辑状态，并且为保证数码管正常工作提供足够的工作电流。整个电路的设计有严密的逻辑关系。
关键词：计数器，译码器，振荡器，分频器，译码驱动
1
目 录
摘要????????????????????????????????5 目录????????????????????????????????6 设计任务描述????????????????????????????7 设计思路??????????????????????????????8 设计方案??????????????????????????????9 1.引言????????????????????????????10 2.各部分的分析??????????????????????????12 2.1、振荡电路??????????????????????????12 2.2、分频电路??????????????????????????13 2.3、时间计数电路????????????????????????13 2.4、译码驱动电路????????????????????????14 2.5、校时电路??????????????????????????15 2.6、数码显示电路????????????????????????16 3.电路的逻辑功能?????????????????????????17 3.1、十进制???????????????????????????18 3.2、六进制???????????????????????????18 3.3、二十四进制?????????????????????????18 结论???????????????????????????????18 致谢???????????????????????????????21 参考文献?????????????????????????????22 附录A1.1???????????????????????????23 附录A1.2???????????????????????????24 附录A1.3???????????????????????????25
2
设计任务描述
1 设计题目
题目：数字钟电路 2设计要求
（1）以二十四小时为一个周期计时。 （2）有快速校时功能。 3设计目的
（1）掌握数字钟电路的构成、原理与设计方法。 （2）熟悉集成电路的使用方法。 4基本要求
（1）电路的计时周期为二十四小时。
（2）有快速校时功能，校时只对小时和分校时，不对秒校时。 （3）各计时电路显示。
3
设计思路
根据此次课程设计的要求,我设计的数字钟电路由6个部分组成：振荡器电路、分频器电路、时间计数单元、译码驱动电路、数码显示。
（1）秒脉冲电路设计：采用振荡分频器CD4060和电容电阻得到1Hz的方波信号供秒计数器进行计数。
（2）分频器电路设计：分频器电路还是采用CD4060来实现，CD4060集成元件有很多个输出端，各输出管脚的输出频率窦不相同，所以才有它来实现分频功能，输出1HZ的信号。
（3）时间计数单元：采用16进制计数器来实现时间计数单元的计数功能。为减少器件使用数量，可选74LS161，其内部逻辑框图如图2.3所示。该器件为双2-8-16异步计数器，并且每一计数器均提供一个异步清零端（高电平有效）秒个位计数单元为10进制计数器，无需进制转换，只需将ＱＡ与ＣＰＢ（下降沿有效）相连即可。ＣＰＡ（下降没效）与1Hz秒输入信号相连，Ｑ３可作为向上的进位信号与十位计数单元的ＣＰＡ相连。
秒十位计数单元为6进制计数器，需要进制转换。将10进制计数器转换为６进制计数器的电路连接方法如图2.4所示，其中Ｑ２可作为向上的进位信号与分个位的计数单元的ＣＰＡ相连。分个位和分十位计数单元电路结构分别与秒个位和秒十位计数单元完全相同，只不过分个位计数单元的Ｑ３作为向上的进位信号应与分十位计数单元的ＣＰＡ相连，分十位计数单元的Ｑ２作为向上的进位信号应与时个位计数单元的ＣＰＡ相连。
时个位计数单元电路结构仍与秒或个位计数单元相同，但是要求，整个时计数单元应为12进制计数器，不是10的整数倍，因此需将个位和十位计数单元合并为一个整体才能进行12进制转换。利用1片75HC390实现12进制计数功能的电路。
（4）译码驱动电路：计数器实现了对时间的累计以8421BCD码形式输出，为了将计数器输出的8421BCD码显示出来，需用显示译码电路将计数器的输出数码转换为数码显示器件所需要的输出逻辑和一定的电流，一般这种译码器通常称为7段译码显示驱动器。常用的7段译码显示驱动器有74LS247
（5）数码显示：对于译码器输出的十进制数通过共阳极数码管显示。 （6）校时电路：校时电路一般采用开关校时电路，将振荡器输出的1HZ脉冲直接加到时校时电路或分校时电路的输入端，对电路进行校时。
电路的整体思想是：电路系统由秒信号发生器、“时、分、秒、计数器、译码器及显示器、校时电路组成。秒信号产生器是整个系统的时基信号，它直接决定计时系统的精度，一般用石英晶体振荡器加分频器来实现。将标准秒信号送入“秒计数器”，“秒计数器”采用60进制计数器，每累计60秒发出一个“分脉冲”信号，该信号将作为“分计数器”的时钟脉冲。“分计数器”也采用60进制计数器，每累计60分钟，发出一个“时脉冲”信号，该信号将被送到“时计数器”。“时计数器”采用24进制计时器，可实现对一天24小时的累计。译码显示电路将“时”、“分”、“秒”计数器的输出状态送到七段显示译码器译码，通过七位LED七段显示器显示出来。整点报时电路时根据计时系统的输出状态产生一脉冲信号，然后去触发一音频发生器实现报时。校时电路时用来对“时”、“分”、“秒”显示数字进行校对调整的。
4
设计方案
方案一：
设计一个以二十四小时为一个周期的数字钟电路，并具有快速校时功能。具体将电路分为五部分来设计，分别为振荡器电路、分频器电路、时间计数单元、译码驱动电路、数码显示。在振荡电路和分频电路用CD4060，计数单元用74LS161，译码器用74LS247,数码显示用六个LED数码管。校时部分采用开关校时。此电路的整个设计思想清晰，结构简单。 方案二：
设计一个以二十四小时为一个周期的数字钟电路，并具有快速校时功能。具体将电路分为五部分来设计，分别为振荡器电路、分频器电路、时间计数单元、译码驱动电路、数码显示。在振荡电路部分采用晶体振荡器。石英晶体振荡器的特点是振荡频率准确、电路结构简单、频率容易调整。用反相器74LS04与石英晶体构成振荡电路。取振荡的频率为32768Kz。分频器采用3片74LS90，因每片为十分之一分频，3片级联则可获得所需要的频率信号。在时间计数电路部分，脉冲信号经过计数器，分别得到：“秒”个位、十位，“分”个位、十位以及“时”个位、十位的计时。“秒”“分”计数器为60进制，小时为12小时。在译码电路部分，译码是将给定的代码进行翻译，采用的码制不同，译码电路也不同。74LS48驱动器是与8421BCD编码计数器配合用的七段译码驱动器。74LS48的输入端和计数器对应的输出端，74LS48的输出端和七段显示器的对应段相连。在数码显示部分才用LCD液晶显示器。
通过以上两种方案的比较，第一个方案思路清晰，结构简单，能够很好的应用我们所学的数字电路知识，并且在设计过程中能够让我更好的应用和发挥所学的知识。其中第一个方案还有另外一个特点，在准确完成数字钟设计的前提下，器件的使用量很小，成本不高。第二个电路的设计结构比较复杂，但思路很清楚。器件的使用量上明显比第一个方案要少的多，成本太大。经过认真仔细的考虑，第一个方案更好，所一我选择第一个设计方案。
5