瞬时相位。
令?c(t)???t??i(t)??o(t)为两相乘电压的瞬时相位差。则：
ud(t)?Kdsin?c(t)
这就是相乘器作为鉴相器时的鉴相特性。可见它是正弦特性。 在锁相环中实际采用的鉴相电路有许多，这里只是把相乘器作为鉴相器的一个通用数学模型，供分析环路之用。
（2）环路滤波器（LF） 在锁相环路中，环路滤波器实际上就是一个低通滤波器，其作用是滤出除鉴相器输出的误差电压ud中的高频分量和干扰分量，得到控制电压uc，常用的环路滤波器有RC低通滤波器、无源比例积分滤波器及有源比例积分滤波器等。
图4-6 一阶RC低通滤波器 图4-6为一阶RC低通滤波器，它的传输函数为：
vc(t)1/j?C F1(j?)?vd(t)?R?1j?c?11?j??
式中，τ =RC为时间常数。
由此绘出一阶低通滤波器的幅频特性如图4-7所示。上限截止频率为fH，通频带
fBW?fH。
F1(jω) 3dB 0 ω fH 图4-7 一阶RC低通滤波器幅频特性
图4-8所示电路为较常用的滤波器，一般R2<< R1，其作用是减少高频信号的衰减，从而提高锁相环路的捕捉和跟踪（频率）范围，但抗高频干扰的性能下降。此类滤波器也称为比例积分滤波器。
InR1Out R2InR2CR12Out31C
（a）无源比例积分滤波器 （b）有源比例积分滤波器
图4-8 比例积分滤波器
（3）压控振荡器（VCO）
压控振荡器是振荡频率?V(t)受控制电压uc(t)控制的振荡器。实际上是一种电压-频率变换器。可以通过改变控制电压uc来改变压控振荡器的频率。压控振荡器频率?o随控制电压uc(t)变化的曲线称为压控特性曲线。压控特性曲线一般为非线性，如图4-9所示。
ωv ωr uC 图4-9 压控振荡器特性曲线
由此可见，在较大的变化范围之内，?o和uc成线性关系。此特性可用下列方程来表示，即：
?o??r?KVuc
这里KV是压控振荡器特性曲线的斜率，它表示单位控制电压可使压控振荡器角频率变化的大小，因此又称为压控振荡器控制灵敏度或增益系数，单位为rad/s?V。?r为压控振荡器的固有振荡角频率。
压控振荡器的电路形式很多，使振荡器的工作状态或振荡回路的元件参数受输入控制电压的控制，就可构成一个压控振荡器。在振荡器的振荡回路上并接或串接某一受电压控制的电抗元件后，即可对振荡频率实行控制。受控电抗元件常用变容二极管取代。变容管是利用半导体PN结的结电容受控于外加反向电压的特性而制成的一种晶体二极管，它属于电压控制的可变电抗器件。
图4-10所示电路为用变容二极管D1的电容Cj来调节振荡器的频率的电路，这是一种简单的压控振荡器。
图4-10 利用变容二极管组成的压控振荡器
对于图4-10中，若C1、C2值较大，C4又是隔直电容，容量很大，则振荡回路中与L相并联的总电容为：
变容二极管的电容量Cj取决于外加控制电压的大小，控制电压的变化会使变容管的Cj变化，Cj的变化会导致振荡频率的改变。
2、锁相环路的基本特性 （1）捕捉与锁定特性
若锁相环路原本处于失锁状态，由于环路的调节作用，最终进入锁定状态，这一过程，称环路捕捉过程。在没有干扰的情况下，环路一经锁定，其输出信号频率等于输入信号频率。
（2）自动跟踪特性
若环路原本处于锁定状态，由于温度或电源电压的变化，使VCO输出频率变化，或者输入信号频率变化，通过环路自动相位控制作用，使VCO相位（频率）不断跟踪输入信号的相位（频率），这个过程称跟踪过程，或同步过程。
由于锁相环路具有自动跟踪特性，所以它相当于一高频窄带滤波器，不但能滤除噪声和干扰，而且能跟踪输入信号的载频变化，可以从有噪声背景的输入已调波信号中提取出纯净的载波。
（3）锁相环路的捕捉带与同步带
环路能捕捉的最大起始频差范围称捕捉带或捕捉范围，记作Δfp。 环路所能跟踪的最大频率范围称同步带，记作ΔfH。 当?f0＞?fP时，环路将不能锁定。 当?f0＞?fH时，环路将不能跟踪。 一般有?fH＞?fP。
3、常用集成锁相环路CD4046简介
过去的锁相环大多采用分立元件和模拟电路构成，随着集成电路技术的发展，锁相环路也实现了集成化、单片化，而且性能可靠、使用方便，因此广泛应用于广播通信、电视、音响、雷达、自动控制、遥控遥测、精密仪器等方面。CD4046是通用的CMOS锁相环集成电路，其特点是电源电压范围宽（为3V－18V），输入阻抗高(约100MΩ)，动态功耗小，在中心频率f0为10kHz下功耗仅为600μW，属微功耗器件。
CD4046是带有RC型VCO的锁相环路，属于低频锁相环路。采用 16 脚双列直插式，图4-11为CD4046的内部功能框图和构成锁相频率合成器时的外围元件连接图。从图中可以看出，CD4046主要由相位比较Ⅰ、Ⅱ、压控振荡器（VCO）、线性放大器、源跟随器、整形电路等部分构成。芯片内含有一个低功耗、高线性VCO，两个工作方式不同的鉴相器PDI和PDII，A1为PDI和PDII的公用输入基准信号放大器，源跟随器A2与VCO输入端相连是专门作FM解调输出之用的，此外还有一个6V左右的齐纳稳压管。
各引脚功能如下：
1脚相位输出端，环路入锁时为高电平，环路失锁时为低电平。2脚相位比较器Ⅰ的输出端。3脚比较信号输入端。4脚压控振荡器输出端。5脚禁止端，高电平时禁止，低电平时允许压控振荡器工作。6、7脚外接振荡电容。8、16脚电源的负端和正端。9脚压控振荡器的控制端。10脚解调输出端，用于FM解调。11、12脚外接振荡电阻。13脚相位比较器Ⅱ的输出端。14脚信号输入端。15脚内部独立的齐纳稳压管负极。
14ui( )fi16VDDA1PDI213Text3uv( )fv46Ct71112R4R585VCOPDII1R19R2R3A210C15
图4-11 CD4046的内部组成框图
（1）鉴相器PDI和PDII
CD4046芯片内的鉴相器PDI是一个数字逻辑异或门，由于CMOS门输出电平在0～VDD之间变化。所以只要用简单的积分电路就可以取出平均电平，因而使锁项环路的捕捉范围加大。该鉴相器主要应用在调频波的解调电路中。PDII是一个由边沿控制的数字比相器和互补CMOS输出结构组成的三态输出式鉴相器。由于数字比相器仅在ui和uv的上跳边沿起作用，因而该鉴相器能接收任意占空比的输入脉冲，即非常窄的脉冲。
PDII的工作过程可用图4-12所示波形图来表示。14脚ui信号出现上跳变时，13脚也上跳输出高电平，3脚uv信号出现上跳变时，13脚下跳输出低电平；ui、uv同时触发时，13脚呈现高阻状态。因此，PDII可以使uv和ui严格同步，它常被应用在锁相频率合成器中。采用PDII的锁项环其锁定范围等于捕捉范围，与环路滤波器关系不大。
PDII的直流输出电压Ud应为13脚波形在一周期内的平均值。
v ui( )fiuv( )fvUdui超前uvui滞后uvui与uv同步
图4-12 CD4046鉴相器PDII的输入与输出波形 （2）压控振荡器VCO
CD4046内部的VCO是一个电流控制型振荡器，其振荡频率与控制电压Ud之间的关系可以用下式表示：
fo?Ud?UGSVDD?2UDS ?8R3Ct8R4Ct式中VGS为耗尽型NMOS三极管的源栅间导通压降，约0.5左右，VDS为耗尽型PMOS管的
漏源饱和压降，约为1V左右。式中的第二项为常数项，也就是VCO的最低振荡频率fomin。当R4的增大到12脚开路时，fomin减小至零。式中第一项为Ud的函数，当R3＞10k?时。f0与Ud基本呈直线性关系。
VCO的fomin与Ct及R4的关系可用图4-13所示曲线表示。由图中可知，若已知fomin、VDD，且确定R4以后，就可以从图中曲线查得所需Ct值。
10fomin6VDD=5VVDD=10VVDD=15VR4=10kΩ100kΩ1MΩ210 PF310 PF410 PF510 PF1051041031021011110 PFCt
图4-13 fomin与Ct及R4的关系
当Ud =VDD时，VCO维持在最高振荡频率fomax
fomax?VDD?UGS?fomin
8R3Ct已知fomin、fomax和Ct以后，就可以由上式中求得R3值。实践中，为微调f0的范围，R3
往往采用一只固定电阻和一只可调电阻相串联。
CD4046内部还有线性放大器和整形电路，可将14脚输入的100mV左右的微弱输入信号变成方波或脉冲信号送至两相位比较器。源跟踪器是增益为1的放大器，VCO的输出电压经源跟踪器至10脚作FM解调用。齐纳二极管可单独使用，其稳压值为5V，若与TTL电路匹配时，可用作辅助电源。
4.2.3 参考振荡器的工作原理
参考振荡器可采用门电路（74LS系列或CD系列）与标称石英晶体构成振荡器。石英晶