体振振器的电路符号、等效电路、电抗曲线如图4-14所示。
图4-14 石英晶体振振器的电路符号、等效电路、电抗曲线
从石英晶体谐振器的电抗特性可以看出，在串、并联谐振频率之间很狭窄的工作频带内，它呈电感性。因而石英振荡器可以工作于感性区，也可以工作于串联谐振频率上，但不能使用容性区。
根据晶体在振荡电路中的不同作用，振荡电路可分为两类：一类是石英晶体在电路中作为等效电感元件使用，这类振荡器称为并联型晶体振荡器；另一类是把石英晶体作为串联谐振元件使用，使它工作于串联谐振频率上，称为串联型晶体振荡器。
图4-15 串联谐振型晶体振荡器
图4-15是工作于串联谐振状态的TTL门电路振荡器，当电路频率为串联谐振频率时，晶体的等效电抗接近零（发生串联谐振），串联谐振频率信号最容易通过N1、N2闭环回路，这个频率信号通过两级反相后形成反馈振荡，晶体同时也担任着选频作用。也就是说在工作于串联谐振状态的振荡电路，它的频率取决于晶体本身具有的频率参数。
图4-16 并联谐振型晶体振荡器
图4-16是工作于并联谐振状态的CMOS门电路振荡器，晶体等效一个电感（晶体工作于
串联谐振频率与并联谐振频率之间时，晶体呈电感性）与外接的电容构成三点式LC振荡器，通过外接的电容可对频率进行微调。
电阻R接在反相器N3的输入与输出端，其目的是将N3偏置在线性放大区，反相器成为具有很强放大能力的放大电路，一般电阻R的取值为1M～30 M?。
N3放大器的输出端信号通过晶体、C1、C2构成π型选频反馈网络，返回N3放大器的输入端，形成反馈振荡，由此可见它的振荡频率是由π型谐振电路所决定的（当然，主要还是晶体所决定）。反馈系数由C1、C2之比决定。根据晶体外接电容的要求，可选C1=C2=24pF。晶体XTAL的频率选4.096MHz（该频率点附近的频率稳定度较高）。即 U1与Rf 、晶体、C1、C2构成电容三点式振荡电路，产生一个近似正弦波的波形。为防止负载电路对振荡电路的干扰和提高带载能力，N3输出信号需再通过N4的缓冲、放大整形接到负载，输出变为矩形波。
4.2.4 参考分频器的工作原理
1、二-五-十进制计数器74390逻辑符合和逻辑功能
图4-17中的计数器为二－五－十进制异步计数器，在一片74LS390集成芯片中封装了2个二－五－十进制的异步计数器。所谓二－五－十进制异步计数器是由一个二进制计数器和一个五进制计数器组合而成的，每个二－五－十进制分别有各自的清零端CLR。图4-17(a)、(b)是74390管脚图和惯用逻辑符号。
1CP011CLR21Q031CP141Q151Q261Q37GND8（a）74LS39016VCC152CP0142CLR132Q0122CP1112Q1102Q292Q32CP02CP12CLR2Q02Q12Q22Q31CP01CP11CLR1Q01Q11Q21Q3（b）
图4-17 74390的管脚图及惯用逻辑符号
73LS390各个输入/输出端的作用：
1CP0二进制计数器时钟输入端：下降沿有效。
1CP1五进制计数器时钟输入端：下降沿有效。
1CLR清零端：高电平有效。当CLR=1时，输出1Q31Q21Q11Q0?0000。
Q3、Q2、Q1、Q0为计数器的输出端：其中Q0是独立的，是二进制计数器的输出端；
Q3Q2Q1是五进制计数器的输出端。如需实现十进制计数器功能应将Q0与CP1相连或将Q3与CP0相连。这两种连接方式是构成的十进制计数器计数的结果相同，但其编码结果不同，如图4-18。
CPCPQ0Q1Q2Q3Q3Q2Q1Q0Q1Q2Q3Q0Q0Q2Q1Q300000001001000110100010101100111100010010000000100100011010010001001101010111100(a)(b)
图4-18 74390两种连接方法的工作时序图
2、由两片74390计数器构成4000分频器电路，产生1KHz基准参考信号。
电路接线图如图4-19所示。图中输入信号为4MHz方波信号，输出为1KHz方波信号。
图4-19 74390构成4000分频器
4.2.5 可变分频器和分频比控制器的工作原理 1、可逆计数器CD4510
CD4510是4位加/减法的十进制计数器，计数器的方向由控制输入端U/D控制。当U/D为高电平时，则为加法计数器，当U/D为低电平时，则为减法计数器。
图4-20是CD4510的管脚图及惯用逻辑符号。
PL1Q4D423CD451016VDD15CP14Q313D312D211Q210D/U9MR（a）1PL5CE9MR10D/U15CP4Q16Q211D14CE5Q16TC7GND814CD4510Q3DQ21412D213D33D4TC7（b）
图4-20 CD4510管脚图及惯用逻辑符号
CD4510各管脚功能见表4-1。
表4-1 CD4510 功能表 1 5 10 15 PL LD置数控制端，高电平有效 CE 计数控制端，CE=1不计数，CE=0计数 D/U CP 加减法计数控制端，D/U=1时，为加法。D/U=0时为减法 时钟输入端 9 7 MR CR异步清零端，高电平有效 进位、借位输出端，当加计数到9 ，输出一个进位负脉冲。当减计数到0，输出一个借位负脉冲。 TC D3、D2、D1、D0为预置数据输入端。 Q3、Q2、Q1、Q0为计数器输出端。
图4-21是CD4510的工作时序图。
CLKCEU/DMRPLD0D1D2D3Q1Q2Q3Q4012345678987654321009670
图4-21 CD4510工作时序图
2、用CD4510设计99分频器
图4-22中由两片CD4510构成，预置数为99（个位预置数为9，十位预置数为9），时钟信号为99KHz，当经过99个时钟后，个位和十位计数器都减到0时，电路产生一个高电平信号送入两个计数器的PL端，将输入预置数据端的数“99”再预置到计数器中，进行又一轮的减法计数。因此，若Is信号输入为99KHz，则经过99分频器后，在PL端得到1KHz的信号。
1s信号入10011PL5CE9MR10D/U15CPQ16Q2111010&14CD4510Q3（个位）4DQ42112D2TC713D33D41PL5CE9MR10D/U15CPCD4510（十位）4D112D213D33D4Q16Q211Q314Q4TC27&&&图
4-22 99分频器电路
3、1～99分频比控制器电路的设计
图4-22所示的电路中，其置数端的数值D4D3D2D1（如1001）是固定的，若要设计分频比可变的分频器，则其所置入到D4D3D2D1的数值应也是可变的，因此可以在可变分频器的置数端前级加上分频比控制器，分频比控制器可以由计数器来实现，图4-23中分别两位十进制计数器74390实现个位和十位从0～9的加法，即实现从01～99的可变置数，通过按键的按动从而实现1～99的分频控制器电路。
1PL5CE9MR10D/U15CP1PL5CE9MR10D/U15CPCD4510（十位）4D112D213D33D4&Q16Q211Q16Q211Q314Q4TC27&&&1s信号入14CD4510Q3（个位）4DQ42112D2TC713D33D4按键及消抖动电路1CP01CP11CLR1Q01Q11Q21Q3按键及消抖动电路2CP02CP12CLR2Q02Q12Q22Q3 图4-23 1～99分频器电路
4.2.6 消抖动电路的工作原理（基本RS触发器构成的开关消抖动电路）
基本RS触发器虽然电路简单，但具有广泛的用途。图4-24（a）是在时序电路中广泛应用的消抖动开关电路的原理电路。
10K10KR&S&QQ(a)(b)VCCRKS图4-24 消抖动开关电路 （a）原理电路图 （b）输入、输出波形 通常使用的开关一般是由机械接触实现开关的闭合和断开，由于机械触点存在弹性，这就决定了当它闭合时产生反弹的问题，反映在电信号上将产生不规则的脉冲信号，如图4-24（b）。
消抖动电路的工作原理如下：当开关向下时，R为高电平，S通过开关触点接地，但由于机械触点存在着抖动现象，S端不是一个稳定的低电平，而是有一段时高时低的不规则脉冲出现。但当开关打下的瞬间，S为低电平，此时R?1，S?0，触发器置“1”，输出