第4章 数字频率合成器的设计 随着通信、雷达、宇航和遥控遥测技术的不断发展，对频率源的频率稳定度、频谱纯度、频率范围和输出频率的个数提出越来越高的要求。为了提高频率稳定度，经常采用晶体振荡器等方法来解决，但它不能满足频率个数多的要求，因此，目前大量采用频率合成技术。
频率合成是通信、测量系统中常用的一种技术,它是将一个或若干个高稳定度和高准确度的参考频率经过各种处理技术生成具有同样稳定度和准确度的大量离散频率的技术。频率合成的方法很多，可分为直接式频率合成器、间接式频率合成器、直接式数字频率合成器( DDS)。直接合成法是通过倍频器、分频器、混频器对频率进行加、减、乘、除运算，得到各种所需频率。该方法频率转换时间快(小于100ns)。
锁相式频率合成器是利用锁相环（PLL）的窄带跟踪特性来得到不同的频率。该方法结构简化、便于集成，且频谱纯度高，目前使用比较广泛。
直接数字频率合成器（Direct Digital Frequency Synthesis简称： DDS）是一种全数字化的频率合成器，由相位累加器、波形ROM，D/A转换器和低通滤波器构成，DDS技术是一种新的频率合成方法，它具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等优点。但合成信号频率较低、频谱不纯、输出杂散等。
这里将重点研究锁相式频率合成器。
4.1 数字频率合成器的设计任务
利用锁相环和中小规模集成电路设计并制作一个数字频率合成器，设计要求如下： 1、设计指标：
（1）要求频率合成器输出的频率范围fo?1kHz~99kHz； （2）频率间隔为?f?1kHz；
（3）基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度应优于10； （4）数字显示输出频率；
（5）频率调节采用计数方式，电路设计中要求有消抖动设计。 2、设计要求：
（1）要求设计出数字锁相式频率合成器的电路。
（2）数字锁相式频率合成器的各部分参数计算和器件选择。 （3）数字锁相式频率合成器的仿真与调试。 3、制作要求：
自行装配和调试，并能发现问题解决问题。测试主要参数：包括晶体振荡器输出频率；1/M分频器输出频率；1/N可编程分频器的测试；锁相环的捕捉带和同步带测试。
4、设计报告的撰写
写出设计与制作的全过程，具体要求详见4.4电子产品设计报告的撰写。 4.2 数字频率合成器的组成及工作原理 频率合成器是现代通信设备的重要组成部分，频率合成技术是将一个高稳定度和高准确度的基准频率经过四则运算，产生同样稳定度和准确度的任意频率。锁相式频率合成器，其优点是可以实现任意频率和带宽的频率合成，具有极低的相位噪声和杂散。是目前应用最为广泛的一种频率合成方法。
4.2.1 数字频率合成器的组成
数字锁相式频率合成器根据信道间隔和工作频率可分为直接式频率合成器和吞脉冲式频率合成器。
?41、直接式频率合成器
典型的直接式频率合成器组成框图如图4-1所示。它由参考振荡器、参考分频器、鉴相器（PD）、环路滤波器（LF）、压控振荡器（VCO）和可编程分频器等部分组成。
参 考振荡器 参考分频器（÷R）fR PD LFfN 可变分频器（÷N） fo VCOfo 频率控制编码
图4-1 直接式频率合成器组成框图
它仅在锁相环的反馈支路中插入一个可编程控制的分频器（N）。信号源产生一个标准的参考信号源，输出频率为fi，经过R 次分频后，得到频率为fR的参考脉冲信号。 且
fR?fiR，fR加至鉴相器。另一方面，压控振荡器产生频率为fo的信号，并经过可变分
频器的N 次分频后获得反馈信号，频率为fN。鉴相器（PD）输出相位误差信号，经过环路滤波器（LF）后，送到压控振荡器（VCO），调整其输出频率fo。在环路锁定时，鉴相器两输入的频率相同，同时压控振荡器输出经N次分频后得到频率为fN的脉冲信号，它们通过鉴相器进行比相。当环路处于锁定状态时，fR?fN?foN，则： fo?NfN?NfR。
显然，只要改变分频比N，即可达到改变输出频率fo的目的，从而实现了由fR合成fo的任务。在该电路中，输出频率点间隔?f?fR。这样，环中带有可变分频器的PLL就提供了一种从单个参考频率获得大量频率的方法。环中的N分频器用可编程分频器来实现，这就可以按增量fR来改变输出频率。这是组成锁相频率合成的一种最简便的方法。
2、吞脉冲式频率合成器
吞脉冲式频率合成器也称变模分频频率合成器。在直接式频率合成器中，VCO的输出频率是直接加在可编程分频器上的。目前可编程分频器还不能工作到很高的频率，这就限制了这种合成器的应用。加前置分频器后固然能提高合成器的工作频率，但这是以降低频率分辨力为代价的。若以减小参考频率fR的办法来维持原来的频率分辨力，这又将造成转换时间的加长。最好的办法在不改变频率分辨力的同时提高合成器输出频率的有效方法之一是采用变模分频器，也称吞脉冲技术。它的工作速度虽不如固定模数的前置分频器那么快，但比可编程分频器要快得多。吞脉冲式频率合成器组成框图如图4-2所示。
参 考振 荡 器 参考分频器（÷R）fR PD LF VCOfo fNMC模式控制逻 辑 双 模前置分频（÷P/P+1） N 计 数 器 A 计 数 器（吞食计数器） N0N1 NN-1 A0A1 AN-1 （频率控制编码）
图4-2 吞脉冲式频率合成器组成框图
为保证足够小的信道间隔和比较高的工作频率，可采用吞脉冲式数字锁相频率合成器。所谓“吞脉冲”技术，就是采用高速双模前置分频器，有两个分频模数，当模式控制为高电乎时分频模数为P+1，当模式控制为低电平时分频模数为P。双模分频器的输出同时驱动两个可编程分频器，它们分别是主计数器N和吞食计数器A，通常N计数（分频）器的级数大于 A计数器的级数，即 N＞A。并进行减法计数。模式控制信号由两个可编程分频器产生，工作过程如下：
双模分频器的输出同时驱动两个可编程分频器，它们分别预置在N和A，N、A计数器同时开始计数，并进行减法计数。在A和N未计数到零时，模式控制MC为高电平，前置分频比为P+1，双模分频器的输出频率为
fo(P?1)。在输入A(P十1)周期之后，A计数达到零，
将模式控制电平变为低电平，同时通过与门电路封锁A计数器的计数禁止端，使之停止计数，此时，N分频器还存有N-A。由于受模式控制低电平的控制。双模分频器的分频模数变为P，双模分频器的输出频率为
foP，再经(N-A)P个周期，N计数器也计数到零，输出低电平，
将两计数器重新赋于它们的预置值N和A，同时对鉴相器输出比相脉冲，并将模式控制信号恢复到高电平。
在一个完整的周期中输入的周期数为：
N??A(P?1)?(N?A)P?NP?A
fo?(NP?A)fN?NPfR?AfR
由此可见，合成频率点间隔为fR。
在这种采用变模分频器的方案中也要用可编程分频器，这时双模分频器的工作频率为合成器的工作频率fo，而两个可编程分频器的工作频率为
foP或
fo(P?1)。合成器的频率
分辨力仍为参考频率fR，这就在保持分辨力的条件下提高了合成器的工作频率，频率转换时间也没有受到影响。
吞脉冲式频率合成器的主要产品有MC145152、MC145156等，内部具有6位吞脉冲计数器。这种PLL可编程频率合成器的稳定度和准确度与基准频率相当，无额外误差，在通信领域有广泛的应用。
4.2.2 锁相环路的工作原理
锁相环（PLL）是一个相位误差控制系统，利用反馈控制原理实现频率及相位的同步技术。锁相环通过比较输入信号和压控振荡器输出频率之间的相位差，产生误差控制电压来调整压控振荡器的频率，以达到与输入信号同频。在环路开始工作时，通常输入信号的频率与压控振荡器未加控制电压时的振荡频率是不同的。由于两信号之间存在固有的频率差，它们之间的相位差势必一直在变化，鉴相器输出的误差电压就在某一范围内摆动。在这种误差电压控制之下，压控振荡器的频率也就在相应的范围之内变化。若压控振荡器的频率能够变化到与输入信号频率相等，便有可能在这个频率上稳定下来(当然只有在一定的条件下才可能这样)。达到稳定之后，输入信号和压控振荡器输出信号之间的频差为零，相位差不再随时间变化，误差控制电压为一固定值，这时环路就进入锁定状态。
1、锁相环路的组成
锁相环路的基本组成框图如图4-3所示。它由鉴相器（PD）、环路滤波器（LF）和压控振荡器（VCO）三部分组成。其中，PD和LF构成反馈控制器，而VCO就是它的控制对象。
u ti( )( )ωi PD u td( ) LFu tc( ) VCOu to( ) ( )ωo
图4-3 锁相环路的基本组成框图
若输入信号ui(t)的频率?i和VCO振荡信号（即输出信号）uo(t)的频率?o不相等（此时称锁相环路处于失锁状态），由于两信号的相位差是频差的积分，故两信号之间必然存在
随时间变化的相位差。鉴相器对两信号的相位进行比较，输出一个与相位差成比例的误差电压ud(t)。该电压经LF（实际就是低通滤波器LPF）后，取出其中缓慢变化的直流或低频电压分量uc(t)作为控制电压。显然，uc(t)将随着相位差的变化作相应的变化。而uc(t)加到VCO的控制输入端，从而控制VCO的振荡频率，使其随uc(t)变化而变化，于是uo(t)与ui(t)的相位差不断减小，最终可能等于某一较小的恒定值，即二者的相位被“锁定”。容易理解，当相位被锁定后，输入信号频率?i与输出信号频率?o必然相等。
（1）鉴相器（PD）
鉴相器的组成框图如图4-4所示，它是一个相位比较装置。它把输入信号ui(t)和压控振荡器的输出信号uo(t)的相位进行比较，产生对应于两信号相位差的误差电压ud(t)。若PD为线性鉴相器，输出误差电压ud(t)可表示如下：
ud?Kd?e （?e??R??V）
其中Kd称为鉴相灵敏度，单位为V/rad 。
uR uV PD ud 图4-4 鉴相器的组成框图
一般可用模拟乘法器来实现鉴相器的功能。利用模拟乘法器组成的鉴相器电路如图4-5所示。
图4-5 模拟乘法器组成的鉴相器
设外界输入的信号电压ui(t)和压控振荡器输出的信号电压uo(t)分别为：
式中的?o为压控振荡器在输入控制电压为零或为直流电压时的振荡角频率，称为电路的固有振荡角频率。则模拟乘法器的输出电压ud为：
用低通滤波器LF将上式中的和频分量滤掉，剩下的差频分量作为压控振荡器的输入控制电压uc(t)。即uc(t)为：
式中的?i为输入信号的瞬时振荡角频率，?i(t)和?o(t)分别为输入信号和输出信号的