Q?1。由于开关的抖动使得开关可能又迅速地弹起，此刻S立刻变为高电平，即R?1，
SD?1，此时刻触发器为保持状态，保持前一时刻的输出高电平状态，即Q?1。所以尽管
输入由于开关的抖动使电信号产生了不稳定的脉冲，但输出波形却为稳定的无瞬时抖动的脉冲信号。
4.2.7 数码显示电路的工作原理
图4-25 译码显示电路
数码显示电路如图4-25所示。由共阴极七段数码器LC5011和显示译码器CD4511构成。图4-26为LC5011的管脚图和逻辑符号。4-27为CD4511的管脚图和逻辑符号。
图4-26 LC5011管脚图和逻辑符号 图4-27 CD4511管脚图和逻辑符号
CD4511的功能真值表如表4-2所示。
表4-2 CD4511功能真值表
LT 1 1 1 1 1 1 1 1 1 1 0 1 1 BL LE D C B A a b c d e f g 1 1 1 1 1 1 1 1 1 1 ? 0 1 0 0 0 0 0 0 0 0 0 0 ? ? 1 0 0 0 0 0 0 0 0 1 1 ? ? ? 0 0 0 0 1 1 1 1 0 0 ? ? ? 0 0 1 1 0 0 1 1 0 0 ? ? ? 0 1 0 1 0 1 0 1 0 1 ? ? ? 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 1 1 0 1 1 1 1 1 0 0 1 0 1 1 0 0 1 1 1 0 1 1 0 1 1 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 0 0 1 1 1 1 1 1 1 1 1 0 0 0 0 0 0 0 * 4.3 数字频率合成器的设计
数字频率合成器的设计指标要求如下：
（1）要求频率合成器输出的频率范围fo?1kHz~99kHz； （2）频率间隔为?f?1kHz；
（3）基准频率采用晶体振荡频率，要求用数字电路设计，频率稳定度应优于10； （4）数字显示输出频率；
（5）频率调节采用计数方式，电路设计中要求有消抖动设计。
1、首先，根据课题给定的设计指标要求，确定系统设计框图。由于系统工作频率较低，因此可以选择直接式频率合成方案。根据要求，选择频率合成器电路设计方案如图4-28所示。
?4
参 考振 荡 器 参考分频器（÷R）fR PD LFfN 可变分频器（÷N） fo VCOfo 数码显示器显示译码器计数脉冲 分频比控制计数器
图4-28 直接式数字频率合成器系统框图
2、然后，根据系统框图，确定各个单元电路的结构，并进行元器件选择和参数计算。 （1）集成锁相环路PLL及外接振荡元器件
根据设计指标要求，集成锁相环路可选为CD4046，它包含PD和VCO，最高工作频率为1.4MHz，满足设计要求。
CD4046的内部组成框图及外接元件电路如图4-11所示。作为频率合成器时，3、4端之间应插入可变分频器N。
根据设计要求，有fomax=99kHz，fomin=1kHz。CD4046内部的VCO是一个电流控制型振荡器，查资料，其振荡频率与控制电压Ud的关系
fo?Ud?UGSVDD?2UDS?8R3Ct8R4Ct
式中VGS为耗尽型NMOS三极管的源栅间导通压降，约0.5V左右，VDS为耗尽型PMOS
管的漏源饱和压降，约为1V左右。式中的第二项为常数项，也就是VCO的最低振荡频率fomin。
fomin?VDD?2UDS
8R4Ct取电源电压VDD=5V。取Ct=100pF，如f=1KHz，则R4=3.3MΩ，但VCO频率范围应小于1KHz，取R4=22MΩ。
当Ud =VDD时，VCO维持在最高振荡频率fomax
fomax?因此可得：
VDD?UGS?fomin8R3Ct
R3?VDD?UGS8Ct(fomax?fomin)
5?0.58?100?10?12?(99?1)?103?58(kΩ)
（2）参考频率和环路滤波器
?由于设计指标要求频率间隔为?f?1kHz，因此选择参考频率fR??f?1kHz。 设环路滤波器的上限截止频率为fH，从滤波的角度考虑，应有fR =(5～10) fH。 若选简单RC低通滤波器，则有：
fH?3
12πRC
取fR=1×10=10 fH=10/(2?RC)，则RC=1/(200?)≈1.6（ms）。若取C=0.033?F，则R≈48.48（k?）。最终取R1=51k?。这里选RC比例积分滤波器作环路滤波器，R2 ＜＜R1，则取C=0.033?F，R1=51k?，R2=5.1k?。
（3）参考振荡器
参考振荡器电路提供一个频率稳定的、准确的4MHZ的方波信号。
振荡器电路选用晶体振荡电路，不使电路具有更高的Q值，以提高频率的稳定性。又由于CMOS电路输入阻抗极高，选用CMOS与非门构成参考振荡器。为适应低电压工作条件，采用74HC系列。电路如图4-29所示。Rf为反馈电阻，它的作用是保证在静态时，非门U1能工作在其电压传输特性的转折区—线性放大区，构成使反相器成为具有很强放大能力的放大电路，Rf常取10-100 M?，较高的反馈电阻有处于提高振荡频率的稳定性，选Rf=22M?。晶体、C1、C2构成π型选频反馈网络，电路只能在晶体谐振频率处产生振荡，反馈系数由C1、C2之比决定。根据晶体外接电容的要求，可选C1=C2=24pF。晶体XTAL的频率选4.096MHz（该频率点附近的频率稳定度较高）。即 U1与Rf 、晶体、C1、C2构成电容三点式振荡电路，产生一个近似正弦波的波形。U2是整形缓冲用反相器，经U2整形后，输出变为矩形波，同时U2可以隔离负载对振荡电路的影响。
XTAL1U11U21OutR1C1C2
图4-29 参考振荡器电路
（4）参考分频器
现在要将4MHz的参考振荡频率分频为1kHz，因此分频比R=4000（=10×10×10×4），即用3个十进制计数器和1个四进制计数器级联来实现。
通常实现分频器的电路是计数器电路，因此可以选74LS390为参考分频器。 （5）可变分频器
由于最大可变分频比N=99，且输出方式为十进制方式，因此，可变分频器N应选初始值可预置的十进制计数器。需要两级这样的计数器可选2片CD4510作为可变分频器。
CD4510是初始值可预置BCD码加减法计数器，要实现f从1-99KHz，分频比N为1-99，采用预置端和清零端来做N进制计数器。预置数就采用分频比控制计数器个位和十位输出的数据。
如果采用加法，如预置数为60~99复位置数，这时N=99-60+1=40进制，不符合设计要求，显示频率就与锁相环路实际输出的信号频率不同。
由于初始值输入端数据同时也作为VCO输出结果译码显示的输入数据，考虑到二者的一致性，计数器应选减法计数器。这样数码管显示的值就是输出信号的频率。
（6）分频比控制计数器及消抖动电路
分频比控制计数器是用来产生可变分频器所需要的分频比N。选用1片74L390（含两级十进制计数器）构成频率调节电路，另用一开关电路来控制计数脉冲的通断。
另外，通常使用的开关是由机械触点实现开关的闭合和断开，由于机械触点存在弹性，闭合后会产生反弹，为了得到稳定的信号，增加消抖动电路。消抖动电路可以用RS触发器或者门电路（如74LS00）构成。
（7）显示译码器和数码显示器
显示电路用来显示输出频率数值，由于fi=1KHz，N分频后fo=Nfi=N（KHz），因此分频比N即为此数值（单位：kHz），故可将可变分频器初始值数据作为译码器输入数据。分频比控制计数器个位和十位输出的数据同时也是译码器的输入数据。
显示器件可以选用LED共阴极数码管，显示译码器选用CD4511与之配合。
3、在完成电路的初步设计后，再对电路进行仿真调试，目的是为了观察和测量电路的性能指标并调整部分元器件参数，从而达到各项指标的要求。
4.4 电子产品设计报告的撰写
电子产品设计报告是对学生综合和撰写技术总结报告能力的重要训练，同时也可以提高学生的文字组织和语言表达能力，并将实践训练的内容上升到理论的高度，有利于提高学生学活、用活理论知识、运用所学知识来解决实际问题的能力和创新意识的培养，也为后续毕业设计及毕业设计论文的撰写做好铺垫。
电子产品设计报告一般包括绪论、工作原理、电路设计、电路安装和调试、结论、参考文献等几个部分。
绪论主要介绍电子产品设计的背景，国内外的研究现状，研究的目标，设计指标要求等。 工作原理主要介绍设计电路的系统组成，各单元电路的工作原理。
电路设计主要写出设计方案及比较，可行性分析，画出系统设计框图和电路原理图，各单元电路的结构设计及元器件的参数选择，列出电路设计的元器件清单，并给出主要元器件介绍。
电路安装和调试中主要介绍安装的方法、注意事项、选用的测试仪器仪表、测试步骤、测试结果、故障分析和排除，并对测试结果进行分析和比较。
结论中主要给出在电子产品设计、安装及调试整个过程中的心得，完成情况，优缺点，存在的不足和需要改进的地方。
参考文献需要列出在电子产品设计、安装及调试整个过程中参考的资料、文献等。 电子产品设计报告的格式要求具体见附录四。