信 息 工 程 学 院1
数字逻辑与数字系统 实验/实习报告
学院:信息工程学院
班级:信息111
姓名:朱伟定
学号:2011013259
成绩:
实验二 组合逻辑电路分析与设计
一、 实验目的
1.掌握组合逻辑电路的分析方法与测试方法； 2.掌握组合逻辑电路的设计方法。 二、实验预习要求
1.熟悉门电路工作原理及相应的逻辑表达式； 2.熟悉数字集成电路的引脚位置及引脚用途； 3.预习组合逻辑电路的分析与设计步骤。 三、实验原理
通常，逻辑电路可分为组合逻辑电路和时序逻辑电路两大类。电路在任何时刻，输出状态只决定于同一时刻各输入状态的组合，而与先前的状态无关的逻辑电路称为组合逻辑电路。
1．组合逻辑电路的分析过程，一般分为如下三步进行：
（1）由逻辑图写出输出端的逻辑表达式；
（2）画出真值表；
（3）根据对真值表进行分析，确定电路功能。
2．组合逻辑电路的一般设计过程为图实验2.1所示。
设计过程中，“最简”是指电路所用器件最少，器件的种类最少，而且器件之间的连线也最少。
图实验2.1 组合逻辑电路设计方框图
实际逻辑 逻辑 问题 抽象 真值卡诺图化最简逻辑表达逻辑电路逻辑代数
四、实验仪器设备
1．TPE－ADⅡ实验箱（+5V电源，单脉冲源，连续脉冲源，逻辑电平开关，LED显示，面包板数码管等）1台；
2． 四两输入集成与非门74LS00 2片； 3. 四两输入集成异或门74LS86 1片； 4. 两四输入集成与非门74LS20 3片。 五、实验内容及方法
1．分析、测试74LS00组成的半加器的逻辑功能。
（1）用74LS00组成半加器，如图实验2.2所示电路，写出逻辑表达式并化简，验证逻辑关系。
Si?AB?ABCi?AB
（2）列出真值表。
A 0 0 1 1
B 0 1 1 0 Si 0 1 0 1 Ci 0 0 1 0 （3）分析、测试用异或门74LS86与74LS00组成的半加器的逻辑功能，自己画出电路，将测试结果填入自拟表格中，并验证逻辑关系。
图实验2.2 由与非门组成的半加器电路
2．分析、测试全加器电路，设计用74LS86和74LS00组成全加器电路，用异或门、与门和或门组成的全加器如图实验2.3所示，将测试结果填于真值表内，验证其逻辑关系。
全加和: Si?(Ai?Bi)?Ci?1
进 位：Ci?(Ai?Bi)Ci?1?AiBi 1.逻辑电路图：
图实验2.3 全加器电路图
2.真值表如下：
A 0 0 0 0 1 1 1 1 B 0 0 1 1 0 0 1 1 Ci-1 0 1 0 1 0 1 0 1 Si 0 1 1 0 1 0 0 1 Ci 0 0 0 1 0 1 1 1
3．设计：用“与非门”设计一个表决电路。当四个输入端中有3个或4个“1”时输出为“1”
（1） 写出真值表。
输入 A 0 0 0 0 0 0 0 0 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 D 0 1 0 1 0 1 0 1 输出 Z 0 0 0 表实验2.1 真值表
输入 A 1 1 1 1 1 1 1 1
输出 D 0 1 0 1 0 1 0 1 Z 0 0 0 1 0 1 1 1 B 0 0 0 0 1 1 1 1 C 0 0 1 1 0 0 1 1 0 0 0 0 1
（2） 用卡诺图化简。
CD 00 01 11 10
AB 00 01 11 10 0 0 0 0 0 0 1 0 0 1 1 1 0 0 1 0 （3） 写出逻辑表达式。 Z=ABC+BCD+ACD+ABD。
（4） 用“与非门”构成的逻辑电路图。