通信系统试验
光纤通信实验报告
数字光纤通信线路编译码CPLD仿真实验
报告人：
班级：010912班 时间：2012年5月
- 1 -
一、实验目的
1、熟悉m序列NRZ码、任意周期产生原理以及光纤线路CMI编译码原理。 2、初步熟练Altera公司Maxplus II仿真平台的使用。 3、进一步熟悉数字电路设计技巧。
4、基本掌握如何进行CPLD的电路设计与仿真。
5、深入理解光纤线路编译码在光纤通信系统中的实际运用方法。
二、实验仪器
安装MAXPLUS的计算机一台
三、 实验内容
1、学习使用Altera公司Maxplus II仿真平台进行CPLD数字电路的设计与仿真。 2、设计m序列NRZ码产生电路以及光纤线路CMI编译码电路。 m序列: 伪随机序列; NRZ: 不归零码;
CMI编码规则: 0码: 01;
1码: 00/11 交替; 3、通过CPLD仿真确保上述电路的正确设计。
4、总结光纤线路编译码在光纤通信系统中的实际运用。
四、实验要求
在MAX+plus II软件仿真环境中，
1、用绘制原理图的方法建立新工程，设计CPLD内部下述电路： 15位m序列NRZ码的生成电路； CMI编码电路；
CMI编码输入的选择电路：周期15位m序列与由周期15位的二进制码表示本 组内某学号最后四位（前面可补零）分别选择作为CMI编码输入；
CMI译码电路（在实验室条件下使用统一系统时钟，输入为CMI编码输出）； 2、对所做设计完成正确编译。
3、使用仿真环境完成信号波形仿真。CPLD电路仿真的输入输出信号即各测试点数字信号要求如下：
输入：电路的总复位信号：1路（位）； 系统时钟信号（2Mbps） ：1路； CMI编码输入的选择信号：1路； 输出：周期15位m序列NRZ码：1路；
周期15位二进制后四位学号：1路； CMI编码输出信号：1路；
- 2 -
CMI译码输出信号：1路；
4、对仿真信号波形结果进行原理分析，发现可能的问题并加以解决，得到正确的仿真结果。
五、实验步骤
根据要求在MAX-plus中画出电路图 ：
1、M序列码发生器
- 3 -
M序列码发生器原理：其结构已定型，且反馈函数和连接形式有一定的规律，利用查表的方式可以设计M序列码。15位M序列需要4位二进制移存器，在此选用四位双向移位寄存器74194。由表可以得知选用QA.QD异或作为其反馈函数。利用全零状态重新置数从而实现自启动，周期产生15位M序列码，得到的M序列码为000111101011001。
2、学号序列码发生器
学号序列码发生器原理：用四位二进制计数器74161和数据选择器74151（8选1）组合并采用计数型结构产生学号序列。选用74161设计一个模15计数器，并采用Oc置数法来实现，有效状态为0001~1111对应输出15位学号序列（在此01091109转换成15位二进制为000010001010101）。根据状态和输出序列的对应关系，列出真值表，画出卡诺图，用QA.QB.QC分别接到74151中的A.B.C作为地址选择信号，由卡诺图分析出74151的D0~D7对应的数据输入，设计出组合网络，实现逻辑电路。
3、CMI编码器
功能实现：输入0码，则输出01；输入1码，则输出00/11交替码。
以下是M序列或学号的编码部分的截图，其中M序列或学号的序列由选择电路选择之后将在“选择后序列输入”处输入。
- 4 -
实现方式：当输入0码时，处于上方的与门将输出0；现在来分析处于下方的与门的输出情况。
当0码进来，触发器T1使能端ENA无效，经过非门，使D触发器有效，D锁存器的时钟信号的频率是1 Mbps，将锁存一个周期，即输出一个周期的0，经过触发器T2。触发器T2的时钟是2 Mbps（T=500纳秒），是D锁存器的2倍，则第1部分输出0，第2部分由于T2的翻转，输出1。经或门输出01.所以当输入0码时bianma端输出01.
当输入1码时，处于下方的与门由于反相器的作用输出0；现在来分析处于上方的与门的输出情况。 当输入1码，触发器T1的ENA有效，触发器D无效。T1的时钟为1 Mbps（T=1微秒），Q端输出一个周期的0，相对于2 Mbps（T=500纳秒），即输出00。如果这时再来了一个1码，由于T1的翻转作用，将输出一个周期的1码，相对于2 Mbps（T=500纳秒），即输出11。
4、CMI译码器
功能实现：将01码已成0码，00或11码译成1码输出。 以下是译码输出电路的截屏：
- 5 -