原理：S0 S1=10为循环右移。将码循环右移在QA和QB中输出，经过异或门和非门即可译出来。D锁存器的时钟是1Mbps，74194的时钟是2 Mbps。D将译出的码以T=1微秒输出。即将两位的码译成一位的码。
5、CMI编码器输入信号选择电路：
原理：将选择信号分两路，一路直接跟M序列码发生器输出相与，另一路经过非门后再与学号序列发生器输出相与，再经过或门得到选择的CMI编码器输入信号。当选择信号为“1”时，M序列码通过，而学号序列码被阻止；当选择信号为“0”时，学号序列码通过，M序列码被阻止。
6、仿真结果截图：
学号编译结果（choose=0，学号01091109，对应二进制码：000010001010101）
- 6 -
M序列编译结果（choose=1，M序列为：000111101011001）
其中：input是系统时钟信号（2Mbps）； CLRN是电路的总复位信号；
Choose是CMI编码输入的选择信号；
XUEHAO是周期15位二进制后四位学号； Mxulie是周期15位m序列NRZ码； bianma是CMI编码输出； yima是CMI译码输出。
对比设计报告中的理论分析结果与实际仿真结果没有太大差异，只是译码跟原码有一个信号周期的时延差，仿真还是成功的。
六、心得体会
..................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................................
- 7 -
......
............................................................................................................................................................................................................................................................................................................................................
报告人：.................... 时间：........................
- 8 -