中国科技论文在线
110 http://www.77cn.com.cn 调制器的阶数越高,对量化噪声的整形越好,在相同过采样率下的信噪比越高[2]。增加调制器的阶数有两种方法:一种是使用单环高阶结构,另一种是使用级联结构。单环结构简单易
实现,对于运放的有限增益以及其他线性误差都有很大的容忍能力缺点是单环三阶以上结构稳定性差,输入幅度必须限制在一个较小的范围内,输入幅度一旦超出,调制器就无法正常工作。对于单比特结构,甚至在输入减小时也无法恢复正常,必须重新启动调制器。级联结构的优点在于良好的稳定性,缺点是对有限增益和带宽效应容忍度差,系数匹配精度要求非常高不115 足时会有噪声泄漏,极大恶化信噪比。在CMOS尺寸不断缩小,电源电压不断降低,高增益的
运放越来越难实现的情况下,级联结构不再流行。取而代之的是前馈多比特结构以及各种前馈反馈混合的多比特结构。
综上所述本文选择的∑ ΔADC的结构是一位量化2－2级联的前馈型结构。本文采用的是2－2的级联结构,如下图所示的调制总体结构：
120 图3 本文提出的调制器结构
Fig 3. Structure of the proposed
∑ Δmodulator
3.2 积分器的设计
125 针对传感器应用的调制器电路设计,必须有效抑制运算放大器的1/f噪声对调制器性能
的影响[5]。自动调零、相关双采样(CDS)、载波稳定技术是降低1/f噪声的三种有效方式。相关双采样技术利用高通滤波降低低频噪声,广泛应用于开关电容电路中。相关双采样不仅可降低1/f噪声、消除DC失调,同时又可降低运算放大器的直流增益对调制器性能的影响。将图4所示的相关双采样积分器电路应用于常规二阶调制器,得到的功率谱密度由,输出信号的130 频谱中有明显的三次谐波失真,降低了调制器的SNR及动态范围。为了有效地降低谐波失真
影响,需在电路中引入前馈通道。