们相互连接， 实现总线的请求与响应。 （RQ#/GT#信号的连接关系和请求到响应的工作过程不做重点要求）需要指出的是，30、31号管脚在最小模式下，是系统的总线保持请求HOLD和总线保持响应HLDA信号， 这组信号是支持系统中的DMA工作的。在最大模式下，他们用作支持多处理器的RQ#/GT#。
⑷ LOCK#(Lock)：总线封锁信号（标号29），输出。用来封锁其它总线主的总线请求，当LOCK#为低电平时， 系统中其他总线主就不能占用总线。LOCK#信号是由指令前缀LOCK产生的。 在LOCK前缀后的指令执行完之后，硬件上便撤销了LOCK#信号。
信号是由CPU的29号管脚上输出的电平信号。然而，LOCK#信号是受指令控制的， 当CPU执行了具有总线封锁指令LOCK前缀的指令时，LOCK#管脚输出低电平，用他来封锁其他处理器对总线的请求。LOCK#为低，其他处理器不能占有总线。直至具有LOCK前缀的指令执行完之后，LOCK#才变为无效电平，输出高，撤消对其他处理器的总线封锁。
2.系统信号形成
⑴ 地址与数据总线形成（同最小方式）。
⑵ 系统控制信号。
①总线控制器8288。
A.电路组成：由4部分电路组成。 图4.2.16是8288总线控制器的结构框图。8288是20管脚与8086配套的总线控制器。它由状态译码电路、控制逻辑、命令信号发生器以及控制信号发生器组成。状态译码电路将CPU的总线周期状态信号S2、S1、S0译码， 确定当前总线操作的类型，在控制逻辑作用下，由命令信号发生器产生命令信号存储器读写MRDC#、MWTC#， I/O读写IORC#、IOWC#以及中断应答信号INTA#。由控制信号发生器产生地址锁存使能ALE、数据信号使能DEN和数据流向控制DT/R#。控制信号发生器还生成一个输出信号MCE/PDEN#，当控制逻辑的I/O总线方式控制信号IOB输入不同时， MCE/PDEN#的作用不同，分别为（中断控制器）主片级连使能MCE（Master Cascade Enable）和外部设备数据允许PDEN# (Peripheral Data Enable)。控制逻辑有4个输入端， 时钟信号CLK、地址使能AEN#、 命令信号使能CEN、IO总线方式控制信号IOB。
系统为单处理器时，IOB接地，此时，8288的MCE/PDEN#为中断控制器8259的主片级连使能MCE信号， 这个信号作为包含多个8259中断控制器的系统8259主片和从片级连信号CAS0、 CAS1、 CAS2的控制信号。系统为多处理器系统配置时， IOB接+5V，8288