控制对存储器按双字节输出时，高字节总线允许打开传送。即只给一个字地址，输出两个字节。S7备用。
⑷RD#(Read)：读信号（标号32），输出，三态。RD#信号有效，表示CPU执行一个对存储器或I/O端口的读操作，在一个读操作的总线周期中，RD#在T2～T3状态中有效，为低电平。为0时，CPU作读操作。
⑸WR#(Write)：写信号（标号29），输出，三态。WR#信号有效，表示CPU执行一个对存储器或I/O端口写操作，在写操作总线周期中，WR#在T2～T3状态中有效，为低电平。为0时，CPU作写操作；M/IO#，RD#， WR#组合成系统的存储器和端口的读写信号： MEMR#，MEMW#，IOR#，IOW#。
高电平有效时，将地址存入外部地址锁存器。
通常用RD#以及WR#信号控制存储器或I/O的读出和写入端。RD#和 WR#指出CPU当前进行的是读还是写操作， 它和M/IO#信号一起，指出当前进行的是存储器读、I/O读、存储器写、I/O写四种操作中的哪一种。RD#和WR#信号除了在T2～T3状态中有效外，还在TW（等待）状态有效。表4.2.2为对存储器或I/O的读／写操作选择。
表4.2.2
⑹DEN#(Data Enable)(O)：数据使能信号（标号26），输出，三态，低电平有效。 用于数据总线驱动器的控制信号。为0时，数据输出有效，与DT/R#配合，用于控制双向数据总线收发器的开与关。
CPU的信号线上，特别是地址、数据、控制线上， 通常连接多个器件，也就是说， CPU的每根信号线要带多个负载，为增强其负载能力，通常在CPU的地址、 数据、控制线上设计驱动器。因地址信号采用8282地址锁存器锁存，其本身具有较强的负载能力，所以不再另加驱动器。数据线驱动一般采用双向数据驱动器8286。DEN#用作对数据驱动器的使能。 DEN#在存储器或I/O访问周期或中断响应周期都为低电平， 即为有效电平。如果是读周期或者中断响应周期，DEN#从T2状态中开始有效，一直到T4状态中结束；如果是写周期，则从T2状态的开始就是有效电平。在DMA方式时，DEN#被置为高阻状态。
⑺ALE(Address Latch Enable)（O）：地址锁存使能信号（标号25），输出，高电平有效。是用来作为地址锁存器的锁存控制信号。8086的AD15～AD0是地址／数据复用信号，地址信息仅在T1状态有效，为了使地址信号在整个读写周期都有效， 通常要用ALE把地址信号锁存在地址锁存器当中为1时， 地址锁存允许，高电平有效时，控制将地址存入外部地址锁存器。
⑻NMI(Non-Maskable Interrupt)：非屏蔽中断请求（标号17），输入，上升沿有效。NMI不受中断允许标志的影响。 当CPU检测到NMI有一个正沿触发的信号以后， CPU执行完当前指令便响应中断类型号为2的非屏蔽中断请求。为1时，(上升沿)产生不可屏蔽中断请求。非屏蔽中断是不受中断允许标志IF的影响的，不能用软件进行屏蔽。
⑼INTR(Interrupt Request)： 可屏蔽中断请求（标号18），输入，高电平有效。 如果INTR信号有效， 当CPU的中断允许标志IF＝1时，CPU结束当前指令后，响应INTR中断。为1时，产生可屏蔽中断请求。