(2)、序列检测器
该时序电路实现了一个序列检测器，当输入序列‘datain’中出现‘101’时，标志位F将输出‘1’，其他时刻输出‘0’。电路中‘clk’为时钟信号，‘D1’，‘D2’，‘D3’为移位寄存器的输出，’enable’为该电路的使能信号。其功能仿真波形如下图所示：
可见，时序电路设计的核心是时钟和触发器，这两者也是我们设计电路时需重点关注的。
1.2毛刺的产生与消除
1.2.1竞争与冒险
当一个逻辑门的输入有两个或两个以上的变量发生改变时，由于这些变量是经过不同路径产生的，使得它们状态改变的时刻有先有后，这种时差引起的现象称为竞争（Race）。竞争的结果将很可能导致冒险（Hazard）发生（例如产生毛刺），造成错误的后果，并影响系统的工作。
组合逻辑电路的冒险仅在信号状态改变的时刻出现毛刺，这种冒险是过渡性的，它不会使稳态值偏离正常值，但在时序电路中，冒险是本质的，可导致电路的输出值永远偏离正常值或者发生振荡。
避免冒险的最简单的方法是同一时刻只允许单个输入变量发生变化，或者使用寄存器采样的办法。