对原有题做了相关的答案解析
64M=2^26
A. 22位 B. 23位 C. 25位 D. 26位
20.若内存地址区间为4000H~43FFH，每个存储单元可存储16位二进制数，该内存区域用4片存储器芯片构成，则构成该内存所用的存储器芯片的容量是（）。
内容空间大小 43FF-4000=3FF,大小为1024*16bit
存储芯片容量 （1024*16bit）/4=256*16bit=512*8bit
所以只有c符合
A. 512*16bit B. 256*8bit C. 256*16bit D. 1024*8bit
21.假设某计算机的存储系统由Cache和主存组成，某程序执行过程中访存1000次，其中访问Cache缺失（未命中）50次，则Cache的命中率是（ ）。
A. 5% B.9.5% C.50% D.95%
22. 闪速存储器能提供高性能、低功耗、高可靠性以及A.瞬时启动______能力，因此作为
B.固定盘______用于便携式电脑中。
23. 主存储器的性能指标主要是A.存储容量______、B.存取时间______、存储周期和存储器带宽。
24.CPU能直接访问A.cache______和B.主存______,但不能直接访问磁盘和光盘。
25.广泛使用的A.SRAM______和B.DRAM______都是半导体随机读写存储器，它们共同的缺点是C.断电后不能保存信息______。
26.什么是闪速存储器？它有哪些特点？
闪速存储器：
特点：大存储量、非易失性、低价格、可在线改写和高速度读等
27.存储器容量为32字，字长64位，模块数m = 8，用交叉方式进行组织。存储周期T = 200ns, 数据总线宽度为64位，总线传输周期τ = 50ns。问该存储器的带宽是多少？
1ns=10^（-9）s
交叉方式信息总量是：
Q=64位*8=512位
交叉所需时间是：
t=T+（m-1）*τ=200ns+7*50ns=550ns=550*10^（-9）=5.5*10^（-7）s
交叉带宽：
W=Q/t=93*10^7[位/s]
28. 有一个1024K×32位的存储器，由128K×8位的DRAM构成。
问：
与31题同
（1）总共需要多少DRAM芯片
（2）采用异步刷新，如果单元刷新间隔不超过8ms，则刷新信号周期是多少？
29.提高存储器速度可采用哪些措施，请说出至少五种措施。
采用cache、采用多体交叉存储器、采用高速器件、采用双端口存储器、采用相联存储器、加长存储器字长
30.用16k×8位的SRAM芯片构成64K×16位的存储器，要求画出该存储器的组成逻辑框图。