清华大学2012届本科毕业论文
3 组合逻辑电路竞争与冒险
3.1 组合电路中产生竞争冒险的原因和分析
在组合电路中,产生竞争冒险的主要原因是时延。当逻辑门有2个互补输入信号同时向相反状态变化时,输出端可能产生过渡干扰脉冲的竞争冒险,通常称为“1”,“0”冒险。“1”冒险(偏“0”冒险) 是由一个变量的原变量和反变量同时加到与门输入端造成的。“0”冒险(偏“1”冒险) 是由一个变量的原变量和反变量同时加到一个或门输入端造成的。
组合逻辑电路产生竞争冒险的典型电路与分析:若输入B = C = 1 ,则有F?A?A ,在静态时,无论 A 取何值, F = 1 。但当A 变化时由高电平变为低电平, A 的路径不同, 各条路径的时延不同, 将出图1中的偏“1”冒险,即负脉冲。若B = C = 0 时, F?AA ,恒为0 ,但当A 变化时,由低电平变为高电平, 将产生一宽度为正极性的脉冲偏“0”冒险。如图3.1所示。
第 6 页 共 33 页
清华大学2012届本科毕业论文
图3.1 电路图与脉冲电平
3.2 组合逻辑电路中竞争冒险的消除方法 (1) 加选通脉冲信号
这里分析图3.2 所示的组合电路:
图3.2 修改逻辑设计
由该电路逻辑图可写出输出函数:
F?AB?BC
假定A = C = 1 时, F?B?B
当B 由1 变为0 时,由于信号传输路径不同, F1 先由0变为1 , F2 后由1 变为0 ,使F1 和F2 出现同时为1 的时刻,故输出产生负向过渡干扰脉冲。
该选通脉冲通常是P = 0 , 使电路处于封锁状态,只有在接收了输入信号并且电路达
第 7 页 共 33 页
清华大学2012届本科毕业论文
到了新的稳态之后,才有脉冲P = 1 , 允许电路输出。这就避免了竞争冒险的影响。引入选通脉冲的组合电路, 输出信号只有在选通脉冲P = 1 其间才有效, 这就是选通法。 (2) 加封锁脉冲
在输入信号产生竞争冒险的时间内,引入一个脉冲将可能产生尖峰干扰脉冲的门封锁住。封锁脉冲应在输入信号转换前到来,转换结束后消失,如图3.3所示。
图3.3 封锁脉冲
值得注意的是,无论是引入封锁脉冲还是选通脉冲,脉冲选通法最后的输出信号将变为脉冲信号,该方法不需要增加电路元件就可以从根本上消除尖峰脉冲,但要求脉冲与输入信号同步,且对取样脉冲的宽度和作用时间有较高的要求。 (2) 修改逻辑设计(增加冗余项)
适当修改逻辑电路,可以消除某些竞争冒险现象。例如,上面分析的电路中,当A = C = 1 时,由于F?B?B出现了竞争冒险现象。为此,可把表达式变换一下, 根据常用布尔公式可知: F = AB+ BC = AB + BC + AC ,在增加了AC项以后,函数关系不变,但当A = C = 1 时,输出F恒为1 ,不再产生干扰脉冲。所以,把电路按上式修改,即可消除竞争冒险现象。修改后的电路如图3.4所示。用增加多余项的方法修改逻辑设计,可以消除一些竞争冒险现象,但是,这种方法的适用范围是有限的。不过,只有通过逻辑设计使得在转换信号时电路中各个门的输入端只有一个变量改变状态,输出就不会出现过渡脉冲干扰,从而消除了竞争冒险现象。
第 8 页 共 33 页
清华大学2012届本科毕业论文
图3.4 修改后的电路图
(4) 卡诺图法
在卡诺图中静态逻辑冒险表现在卡诺图2 个圈的相切处。如F?AC?D?ABD?AC 用卡诺图法判断有无静态逻辑冒险。首先用卡诺图（见图3.5）表示该逻辑函数。有2 处发生静态逻辑冒险冒险(黑色标示):一处是当A = B = 1 , C = 0 时,表达式F = D + D,当D由1 →0 , D由0 →1 信号变化的过程中发生静态逻辑冒险。另一处是当B = C = D = 1 时,表达式F?A?A,当A由0→1 , A由1→0信号变化的过程中发生静态逻辑冒险。
图3.5 卡诺图
第 9 页 共 33 页
清华大学2012届本科毕业论文
用代数法或者卡诺图法判断出竞争冒险以后,直接对逻辑表达式进行修改,进而修改电路,但局限性比较大,不适合输入变量较多及较复杂的电路。 (3) 输出端并联电容器(滤波电容法)
逻辑电路在较慢速度下工作时,为了消去竞争冒险,可以在输出端接一个几百微法的电容,将其滤出掉。如图3.6所示,由于电路中存在输出电阻Ro ,致使输出波形上升沿和下降沿的变化变得比较缓慢, 仅适用于对输出波形上下沿要求不高的情形。对于很窄的负跳变脉冲起到平滑的作用,这时在输出端便不会出现逻辑错误。
图3.6 电容滤出法
第 10 页 共 33 页