清华大学2012届本科毕业论文
有如下特点
(l)成本低。传统逻辑分析仪在具备强大功能的同时，价格也相当昂贵。一般价格 在几万甚至几十万人民币以上，这大大限制了逻辑分析仪的普及度。而传统逻辑分析仪 价格之所以昂贵，主要原因是硬件成本价格太高。虚拟逻辑分析仪就是利用虚拟仪器技 术的硬件功能软件化，通过软件的可编程性使仪器的成本得到了降低，一般虚拟逻辑分 析仪的价格在几千元人民币以内，属于用户可接受的范围。
(2)操作简便。传统逻辑分析仪需要设置复杂的触发条件，操作复杂。而对于虚拟逻辑分析仪，由于应用界面可以根据使用者的习惯和测量范围的不同进行设置，所以使 用者在使用过程中不需要像传统仪器那样进行设置复杂的触发条件，直接使用鼠标点击 相应的按钮就可以使虚拟逻辑分析仪按照自己预先设定的方式进行工作，大大简化了操 作步骤。
(3)轻便灵活、安装方便。传统逻辑分析仪十分笨重，重量可达几十斤，携带极为不易;虚拟逻辑分析仪重量比较轻，本论文的下位机只是一个不足一斤重的开发板，上位机是一个笔记本电脑，两者之间用USB总线相连，安装方便，方便使用者携带。
(4)数据分析和处理方便。软件跟踪的结果可直接在计算机上统计、分析、处理。虚拟逻辑分析仪经过功能扩展，能有效的解决PC机外围设备调试和设计中出现的问题。通过以上分析，虚拟逻辑分析仪具备了上文介绍的成本低、操作简单等优势，并根据USB的介绍，虚拟逻辑分析仪若将USB总线引入到虚拟仪器设计中必将大大增加逻辑分析仪在数字域测试中的普及率，具有广阔的市场。目前基于该技术的虚拟逻辑分析仪的通道数一般为16通道或犯通道，存储深度为128K，时钟方式为内外时钟，分别为20OMHZ/100MHZ。根据实验室需要木论文基于该技术设计的虚拟逻辑分析仪的通道数为16通道，存储深度为64KB/通道，内时钟为 100MHZ，外时钟为20MHZ以内。 6.2.2 逻辑检测仪的研究现状
逻辑分析仪主要分为逻辑定时分析仪和逻辑状态分析仪两大类。逻辑分析仪主要用于系统的硬件测试，检测出系统的工作时序及各种不正常的毛刺脉冲，能够迅速发现错误码，有利于功能分析及对程序进行调试。
传统逻辑分析仪的工作原理是仪器对外部信号进行采样，将信号送达电压比较器的 正输入端，其中门限电压由门限电路根据设定值产生，与门限电平比较后产生TTL电 平的数字信号，由采样时钟同步锁存到数据锁存器中。对内部码型采样时，码型发生器
第 26 页 共 33 页
清华大学2012届本科毕业论文
产生多通道的内部数字信号，由采样时钟同步锁存到数据锁存器中，数据锁存器的采样 数据按照指定的地址存储到高速存储器。它分为状态采样和定时采样两种。状态采样是 指逻辑分析仪使用外部时钟，定时采样是指逻辑分析仪选择内部时钟。在采样存储期间， 存储控制电路由一个加计数器为高速内存提供存储地址，每个采样时钟使内存变换一个 新的存储地址，与此同时锁存器也送来一个新的采样数据，于是内存便存入一个新的数 基于FPGA的虚拟逻辑分析仪的设计据。存储控制电路根据触发过程中各个参数的设置，决定地址计数器的启动和停止。在采样存储完毕以后，微控制器从数据存储器中读取一系列数据，送到液晶显示屏上，显示出采样信号的时序波形和数据列表。 6.2.3 主要研究成果
在对虚拟仪器技术、FPGA技术以及USB总线接口研究的基础上，设计了基于FPGA的虚拟逻辑分析仪。虚拟仪器技术是将计算机技术、传感器技术、数字处理等技术结合起来的产物，充分利用了计算机丰富的软硬件资源，突破了数据处理以及存储等方面的限制，是当今仪器发展的趋势;FPGA包含大量的逻辑门、1/0等资源，可利用其在线系统重构性实现所需要的逻辑功能。系统所使用的总线是USB总线接口，具有即插即用、传输速度快、通用性好等特点，将USB总线接口应用到虚拟逻辑分析仪的设计中，符合现代仪器发展趋势。本系统设计的虚拟逻辑分析仪将FPGA技术与虚拟仪器技术相结合，突出了新技术在智能仪器应用中的优势。该虚拟逻辑分析仪的价格只为传统逻辑分析仪的十分之一，是一款实用的数字域测试仪器。
本系统采用了“PC+USB+FPGA”的设计方案[28]。它包括硬件设计和软件设计两个方面。硬件系统设计是由 VerilogHDL语言实现的，该硬件系统主要由毛刺检测模块、触发识别模块、触发产生模块、触发控制模块、存储控制模块、USB控制模块等构成，实现了对信号的采集及存储功能。软件设计包括用LabviEW设计的应用界面、驱动程序设计、固件程序设计以及通信协议的制定。该虚拟逻辑分析仪可同时对16路数字信号进行同时检测。 1、系统的总体结构
虚拟逻辑分析仪是由上位机和下位机构成。上位机的应用程序由LabVIEW设计，在主面板上设置了各种控件，如采样控件、停止采样控件、触发方式控件等；下位机的设计是指硬件系统设计，它可以分为采集探头电路的设计及控制模块的设计，其中控制模块的设计是在FPGA芯片中完成的;上位机与下位机之间的通信是通过USB总线按照预先
第 27 页 共 33 页
清华大学2012届本科毕业论文
设计的配置进行传输。FPGA芯片中主要包括的功能模块有时钟选择模块、系统工作时钟模块、毛刺检测模块、采样模块、触发模块、SRAM控制模块、FIFO模块以及USB控制模块。其中触发模块又可以细分为触发识别模块、触发产生模块、触发控制模块。触发模块和SRAM控制模块统称为触发与存储控制电路。触发模块通过USB控制模块接收到上位机传来的采样命令后，在采样时钟的作用下对被测数据进行采样，采样的数据经过触发模块与触发条件进行比较，若满足触发条件，将采集到的数据按照触发前和触发后两种方式放置在数据FIFO缓冲器中，然后由存储控制器将FIFO中的数据存储到SRAM中，当数据存满设定的存储深度后由存储控制模块将SRAM中的数据经USB总线传送到PC机上进行显示，以供使用者对采集到的数据进行分析。其中设计毛刺检测模块的目的是能够更好的检测毛刺。系统框图如图6.4所示。
图6.4 虚拟逻辑分析仪的系统框图
2、界面设计
界面由LabVIEW进行编写设计，如图6.5所示。主要有如下控件:开始采样控件、停止采样控件等按钮，通道选择、门限电平选择、存储深度选择等控件。通道从上到下为第O通道到第巧通道，其通道由于版面有限，可通过属性中分格显示曲线显示出界面的8个通道，剩余8个通道通过使用垂直分隔栏中的滑表滚动可显示。在实际操作中使用水平分隔栏及垂直分隔栏进行辅助，便于操作。
第 28 页 共 33 页
清华大学2012届本科毕业论文
图6.5 虚拟逻辑分析仪界面
最近的研究虽然取得上述成果，但仍需要进一步加深研究:
(1)虽己完成对16路通道的数字信号进行同时检测，但当对复杂的数字系统进行数据线、地址线和控制线进行同时检测时，效果略显不足。
(2)本系统的每通道的存储深度为64KB，但仍可以加大存储深度。存储深度的提高意味着单次采样过程中可以获得更多的信息以及记录更长的采样时间，这样方便软件进行分析和处理，而且对于连续采样，存储器容量越大，越能有效减少硬件系统和CPU之间中断的次数，增强了系统处理数据的实时性。
随着研究者对虚拟逻辑分析仪的深入研究，虚拟逻辑分析仪的功能在不断完善的一基础上成本不断降低，这将大大提高虚拟逻辑分析仪的普及率，从而加速数字系统领域的发展。
第 29 页 共 33 页
清华大学2012届本科毕业论文
7 结论
在数字电路领域中,无论是在组合逻辑电路、时序逻辑电路还是在FPGA 器件的设计和应用过程中,竞争冒险问题是影响其可靠性和精确性的一个重要因素。有效抑制竞争冒险是数字电路设计中一个非常重要的问题。在设计电路时,首先要对电路设计本身进行优化和改进,明确可能产生竞争冒险的原因和环节,切实掌握各种类型的竞争冒险的判别、消除方法,多实验、多分析,采取适当的方法,使竞争冒险现象的产生降到最低。从而保证所设计的数字电路具有较高的稳定性和可靠性。通过对本课题的研究，首先使我对有关数字电子技术的知识进一步加深；其次，通过对数字电路竞争与冒险现象的研究，使我对竞争与冒险现象判定、分析和消除等知识更加明确，尤其在FPGA器件和数字电路仿真等方面的知识更加丰富；另外，在研究过程中，我熟悉了很多的文献查询的方法，拓宽了自己的知识面，对于逻辑分析仪软硬件结合的设计方法也有了一定的理解，总的来说，此次的毕业设计对我来说受益匪浅。
第 30 页 共 33 页