不清楚时，比较适合采用这种终端匹配技术。同时，在肖特基二极管上的动态导通电阻上消耗的功率远远小于任何电阻类型终端匹配技术的功率消耗。事实上，反射功率的一部分会通过正向偏置的二极管反馈回到VCC或者地，同样也可以在传输线上任何可能引发信号反射的位置加入肖特基二极管。二极管终端匹配技术的缺点是多次信号反射的存在可能会影响后续信号的行为。
图5.17
5.4 多负载的端接
在实际电路中常常会遇到单一驱动源驱动多个负载的情况，这时需要根据负载情况及电路的布线拓扑结构来确定端接方式和使用端接的数量。一般情况下可以考虑以下两种方案。
如果多个负载之间的距离较近，可通过一条传输线与驱动端连接，负载都位于这条传输线的终端，这时只需要一个端接电路。如采用串行端接，则在传输线源端按照阻抗匹配原则加入一串行电阻即可；如采用并行端接（以简单并行端接为例），则端接应置于离源端距离最远的负载处，同时，线网的拓扑结构应优先采用菊花链的连接方式，如下图所示：
图5.18
26
如果多个负载之间的距离较远，需要通过多条传输线与驱动端连接，这时每个负载都需要一个端接电路。如采用串行端接，则在传输线源端每条传输线上均加入一串行电阻；如采用并行端接（以简单并行端接为例），则应在每一负载处都进行端接，下图所示：
图5.19
5.5 反射的影响因素
5.5.1 传输时延对反射的影响
如果传输线的瞬态阻抗不匹配，即R?Z0，此时通过在源和负载之间多次反射，就会产生多次振铃，解决的办法就是端接匹配阻抗，但这并不表示在任何情况下都需要端接电阻，如果导线足够短，虽然依旧发生了反射，但多次反射将被掩盖在上升沿中，几乎不能辨认，也就不能引起潜在的问题，当传输线时延TD小于信号上升时间Tr的20%时，可以不考虑反射带来的振铃噪声，所以粗略得出没有端接电阻的最大长度约为：
Lenmax?RT
下图是在不同传输时延下接收端波形的比较：
27
图5.20
5.5.2 短串接对反射的影响
电路板上的走线通常要通过过孔区，或是要在元件密集区域布线，此时线宽有可能要变窄，收缩成颈状。如果传输线上有这么一小段的线宽变化，特性阻抗一般是变大。
图5.21
短精装的影响由三个因素决定：颈状线的时延TD、颈状线的特性阻抗Z2以及信号的上升时间RT。阻抗突变引起了信号来回振荡，这就是要求设计均匀特性阻抗互连线的原因。为了保证反射噪声电压低于电压摆幅的5%，就需要保证特性阻抗的变化率小于10%。
阻抗变化的两个界面处发生的反射大小相等，方向相反，如果颈状线的长度很短，来自两端的反射可以相互抵消，对信号完整性的影响可以忽略，从而可以得到与前面相同的经验法则，即颈状线的最大长度为：
Lenmax?RT
5.5.3 容性终端负载对反射的影响
28
当信号沿传输线到达末端的理想电容时，决定反射系数的瞬态阻抗将随时间的变化而变化。时域中的电容阻抗为：
V dVCdtC表示电容，V表示信号的瞬态电压。
ZC?如果信号的上升时间小于电容的充电时间，那么最初电容两端的电压将迅速上升，这时阻抗很小。随着电容充电过程的进行，电容两端的电压变化率的dV/dt将下降，这使得电容器阻抗明显增大。如果时间足够长，电容器充电达饱和，电容器就相当于断路。这意味着反射系数随时间的变化而变化，反射信号将先下跌在上升到开路状态的情形。
在带容性负载的传输线末端，电压的变化就像RC在充电，其中C是负载电容，R是传输线特性阻抗Z，传输信号的10-90%上升时间是由RC充电电路决定的，其大约为：
?10?90%?2.2*Z*C
如果初始信号的上升时间比RC充电时间短，则传输线末端的容性负载将决定接收端的上升时间；如果初始信号的上升时间大于RC充电时间，末端电容将使信号上升时间累加上RC充电时间的时延。在不同末端电容值下的接收端信号的上升时间如下表：
表5.2
负载电容C/PF 上升时间RT/ ns 其波形对比如下：
0 2.3 2 2.5 5 3.0 10 3.8
图5.22
29
5.5.4 走线中途容性负载对反射的影响
测试焊盘、过孔、封装引线或连接到互连线中途的短桩线，都起着集总电容器的作用。电容越大，电容阻抗就越小，负反射电压就越大，从而接收端的下冲也就越大。在走线中加入不同大小的中途负载电容进行仿真，结果如下：
表5.3
中途电容值/PF OvershootLow/mv 波形下冲部分如下：
0 139.984 2 163.029 5 189.335 10 208.084
图5.23
如果信号的上升边沿是线性的，则dv/dt=V/RT,电容器阻抗为：
ZC?VVRT ??dVVCCCdtRT为了避免该阻抗造成严重的问题，则要求该阻抗大于传输线的阻抗，对于不同的RT，应根据ZC?5*Z0来选取限制电容。
5.5.5 感性突变对反射的影响
连接到传输线上的任何串联连接都有一些的串联回路电感。对于边沿快速上升的入射信号，串联回路电感最初像是一个高阻抗元件，所以产生返回源端的正反射，近端信号的形状为先上升后下降，呈现非单调。
电路中可允许最大电感总量取决于噪声容限，一般可按分立电感的串联阻抗突变小于走线特性阻抗的20%为限，此时反射信号大约是信号摆幅的10%。当信号的上升沿通过电感时，如果上升沿是线性的，则电感的阻抗约为：
30