由仿真结果可以看出，随着动态信号频率的增加，静态线上的串扰幅值也
随之增加，频率越高，串扰幅值增加得越快。
除此之外，动态线的驱动源的上升时间也是影响串扰的重要因素。发射端AD6644芯片NO.51引脚信号上升时间测得为2.885ns，发射端74LCX16374芯片NO.23引脚信号上升时间测得为0.8ns,用它们分别作动态线的驱动端，其它布线条件不变，仿真结果如下表：
表6.6
上升时间RT/ns 远端串扰峰值/mv 仿真波形如下：
0.8 90.305 2.885 74.7585
图6.18
其中实线为驱动源上升时间为0.8ns时的串扰波形，虚线为驱动源上升时间为2.885ns时的串扰波形。从图中可以看出信号的上升/下降时间或边沿变化（上升沿和下降沿）对串扰的影响很大，边沿变化越快，串扰越大。由于在现代高速数字电路的设计中，具有快速上升时间的器件的应用越来越广泛，因此对于这类器件，即使其信号频率不高，在布线时也应认真对待以防止过大的串扰产生。
6.5.4 传输线特性阻抗对串扰的影响
在当今高速系统的设计实现中，采用多层PCB板的最大优点是可以在有限面积的条件下，极大地提高布线资源，设计中使用的元器件在布局时即使摆放的很密，也可以通过多层信号走线来实现互连，从而使系统的小型化成为现实。多层PCB板的层与层之间是用电介质填充的，这个电介质层的厚度是影响传输线特性阻抗的重要因素，当它变厚时，传输线特性阻抗变大，当它变薄时，传输线特性
41
阻抗变小，这将影响串扰得大小。分别采用微带传输线（TOP层）和带状传输线（信号层）两种布线结构进行了仿真，这两种情况除了使用不同的布线层以外，其它条件如两线平行长度、间距、信号频率等均不变。通过改变电介质厚度来观察串扰的变化，取三个典型值3.6mils、7.2mils、14.4mils进行仿真时相应微带传输线和带状传输线上的远端串扰峰值如下表：
表6.7
c 电介质厚度d/mil 特性阻抗/ohm 远端串扰峰值/mv 3.6 66.889 微带线 7.2 14.4 3.6 带状线 7.2 14.4 74.076 186.57 89.040 102.04 42.635 61.597 34.236 93.462 102.517 179.04 309.07 其仿真波形对比如下：
图6.19
由仿真结果可见，PCB板层之间的电介质层的厚度对串扰的影响很大，对于同一布线结构，当电介质层的厚度增大一倍时，串扰明显加大了，反之，当电介质层厚度减小时，串扰有明显减小。另外，对于同样的电介质层厚度，带状传输线的串扰要小于微带传输线的串扰，因此在高速电路布线时，如带状传输线的阻抗控制能够满足要求，那么使用带状传输线可以比使用微带传输线获得更好的串扰抑制效果。
6.5.5 反射对串扰的影响
如果动态线和静态线的阻抗没有完全匹配，即Rt≠Z0，则有反射产生，此时就会在发射端和接收端之间产生多次反射，串扰就会加剧，如果给动态线和静态线端接电阻，使之待到阻抗匹配，即Rt=Z0 ，就能有效抑制串扰。分别对动态线和静态线都不端接电阻、仅静态线端接电阻、仅动态线端接电阻、动态线和静态线
42
都端接电阻进行仿真，端接电阻均为100ohm,结果如下表：
表6.8 端接情况 两线均不端接 静态线端接 202.534 动态线端接 179.377 两线均端接 130.822 远端串扰峰值/mv 225.555 仿真波形对比如下：
图6.20
由图可以看出，对传输线端接电阻后，串扰可以得到有效的抑制。
43
第七章 结束语
通常当提到印刷电路板（PCB）时，会想到电路设计、板图设计和可靠性分析等。现在，随着数字电子系统突破1GHz的壁垒，PCB板的设计必需要考虑信号完整性问题，保持信号完整性对设计者来说越来越富有挑战性。
随着信号电平跳变时间的不断减小，PCB板面上的走线将都可以作为传输线来看待，理解传输线原理是研究信号完整性问题的基础和前提。信号完整性问题的引发因素是多方面的，其中串扰和反射是最主要的因素，减小反射和串扰就成为信号完整性研究的主要内容。通过减小走线长度可以抑制反射，但这在元件密度甚高的PCB板中往往是不现实的，通过端接电阻达到阻抗匹配才是减小反射的最可行和有效的办法。对于串扰而言，最直观的减小串扰的方法就是增大走线间距和缩短走线并行长度，但这些做法在高密度板中是很难办到的，由于串扰具有叠加性，所以可以用巧妙的走线拓扑结构来抵消串扰，这种叠加抵消的方法不能完全使串扰抵消为零，只能使串扰大幅度减小，同时根据传输线特性阻抗对串扰的影响，在带状传输线的阻抗控制能够满足要求的情况下，使用带状传输线可以比使用微带传输线获得更好的串扰抑制效果。
在PCB板设计中，信号完整性问题是不可避免的，作为PCB设计者，只能通过分析优化设计，来使信号完整性问题减小到板级功能可以接受的程度。传统PCB的设计方法是根据要求制作样板，然后进行测试和调试，没有进行仿真分析。在今天产品的上市时间和产品的成本、性能同样重要，采用传统做法的效率会很低，这是因为一个PCB设计如果在开始阶段不考虑信号完整性，就很难做到首件产品一次成功。就算在设计时考虑到信号完整性问题，问题仍然得不到根本上的解决，因为单纯借助经验公式通过人工计算，很难得到信号完整性问题的准确预测，因此仿真工具对于PCB设计来说就显得尤为重要。
在本课题的研究中，我学习了Candence 公司的PCB系列软件并制作了PCB板，查阅了大量的文献资料，基本掌握了PCB制作和信号完整性分析的知识。鉴于本人能力有限和论文设计篇幅的限制，PCB板的设计方法没有详尽阐述，对信号完整性分析在权威理论的基础上融入了自己的理解和看法，任何不完善之处，请各位老师和专家理解；若存在谬误之处，恳请您们给予指正。
44
参考文献
[1]、《Concept HDL Front-to-Back》，China_support@cadence.com,2004 [2]、《Allegro PCB Layout System》，China_support@cadence.com,2004 [3]、《信号完整性分析》，Eric Bogatin，电子工业出版社，2005 [4]、《电磁兼容和印刷电路板》，Mark l.Montrose,人民邮电出版社，2002 [5]、《高速数字设计》，Howard Johnson,电子工业出版社，2004
[6]、《PCB Design for Real World EMI Control》,Archambeault.B ,The Netherlands
Kluwer Academic Publishers，2002
[7]、《Signal and Power Integrity in Digital Systems》，Buchanan,J.E. ， McGraw-Hill Book Company，1995
[8]、《Allegro 15.x学习与使用》，易鸿，清华大学出版社，2005
[9]、《印制电路板设计与制作》，曾峰、曾波、巩海洪，电子工业出版社，2005 [10]、《Cadence Concept HDL & Allegro 》，李楠，人民邮电出版社，2005 [11]、《印制电路板设计》，范博，机械工业出版社，2006
[12]、《Cadence PCB设计与制板》，周润景，电子工业出版社，2005 [13]、《印制电路板的电磁兼容性设计》，吴建辉，国防工业出版社，2005 [14]、《Allegro PCB Layout高速电路板设计》，黄宏安，台科大图书股份有限责任公司，2003
[15]、《电磁兼容设计》，白同云，北京邮电大学出版社，2003 [16]、《印制电路板的可靠性设计》，国防工业出版社，2004
45