本 科 毕 业 设 计
第 6 页 共 39 页
系统中的部分器件生成下载FPGA芯片所需的数据档；另外，System View还有与DSP芯片设计的界面，可以将其DSP库中的部分器件生成DSP芯片编程的C语言源代码。 2.4.3 System View 进行通信仿真的优点
1，用户不需要为通信系统的各个模块进行详细的建模。System View把一些最常需
要用到的功能模块进行了完整的封装，比如：一些基本的通道模型、编译码模型、常用的滤波器以及基本的调制和解调模型等。用户在运用System View进行设计通信系统时，只需要根据自己的需要对参数进行某项设定就行。2，System View采用的基于组织构图的设计方式，用户只需利用图符和子系统对象的没有限制的封层结构功能就可以很方便的快捷的建立复杂的通信系统。3，可以对具有多种数据采样率输入的系统进行合并在一起。这样能够满足通信系统中高频和低频部分的设计。4，扩展性能强。System View允许工程设计人员插入自己用其他语言编写的用户代码模块。比提供与其他软件工具的界面。5，包含强有力的DSP和FPGA模块。可对复杂系统进行建模。
本 科 毕 业 设 计
3 PCM通信系统仿真设计
3.1 PCM通信系统设计原理
第 7 页 共 39 页
本设计采用的设计思路是：两路信号分别经过各自进行PCM编码（抽样、量化、编码），由于PCM编码输出是并行信号，所以必须经过并串转换变成串行信号然后通过复用，经过调制，进入加有高斯噪声的通道，通过解调、分路，由于分路出的信号是串行的，D/A输入是并行数据，所以必须通过串并变换电路，然后译码、D/A之后经过低通滤波器后，输出原始各自的信号。设计原理图如下图3.1-1所示：
模拟信源1 抽样 量化 编码 并/串转换 复用 调制 模拟信源2 抽样 量化 编码 并/串转换 模拟输出1 串/并转换 噪声 信道 低通 D/A 解码 分路 解调 模拟输出2 低通 D/A 解码 串/并转换 3.1-1 PCM通信系统的原理模型
3.2 PCM通信系统的仿真设计
PCM通信系统的仿真设计是运用System View软件，根据PCM通信系统的原理模型，以及相关知识进行设计的。具体设计图如下图3.2—1
本 科 毕 业 设 计
第 8 页 共 39 页
3.2—1基于System view的PCM通信系统仿真设计
两路信号分别经过各自的低通滤波器然后进入编码子系统进行PCM编码和数字复
接，形成三合一波形后经过加有高斯噪声的信道后，分别经过帧同步子系统和位同步子系统，进行时分复用的时隙分配。经过单稳多谐振荡器和串并变换器等一系列的处理，最后分出两路时隙供两路信号传输，完成数字分接。然后经过串并变换和锁存器进入各自的译码模块，经过数模变换、解扩和低通滤波器完成信号的恢复。
3.3 仿真设计图符介绍
表一 仿真设计图符 图符 名称 正弦波
脉冲串
1.幅度2.频率3.脉冲宽度4.偏置5.相位
产生具有设定幅度和频率的周期性脉冲，脉宽由设置决定。有方波选项。
参数 1．幅度2.频率3.相位
功能 产生一个正弦波。
本 科 毕 业 设 计
高斯噪声
用户自定义信号
阶跃函数
增益
逻辑非
延迟
逻辑异或
逻辑与
逻辑非
全波整流
提取
分析
压缩器
1.压缩类型2.最大输入值
无 1.门限
1.门限2.true值3.false值
1.零点z
1.门限2.true值3.false值 1.门限2.true值3.false
值
1.延迟类型2.延迟时间
1.输出端口数2.输出端口表达式
1.标准差火功率谱密度2.
均值
第 9 页 共 39 页
产生具有高斯分布的随机信号
P（n）=自定义函数表达式，其中n
为输出路数
1.幅度2.起始时间3.幅度 偏置产生一个阶跃信号。注意:当偏
置输入等于幅度的负数时将产生单脉冲或冲击信号。
1.单位选择2.增对输入信号进行放大 益
1.门限2.true值3.false对输入信号做逻辑非运算
值
选择内插与非内插延迟类型
对输入信号做逻辑异或运算
对输入信号做逻辑与运算
对输入信号做逻辑非运算
y（t）=︱x（t）- z︱
当控制信号大于门限时，从输入信号中提取样本。
基本信号接收器
用于限制输入模拟信号的动态范围。
本 科 毕 业 设 计
扩展器
分频器
加法器
与
与非
D触发器
8位锁存器
RS锁存器
8位移位寄存器
4位计数器
8位数据择器
模数转换器
模拟比较器
1.输出延时2.输出真假值3.阈值4位同步可预置计数
器。
1.输出延时2.输出真假值
3.阈值 1.输出延时2.输出真假值
3.阈值 1.输出延时2.输出真假值
3.阈值
第 10 页 共 39 页
1.压缩类型2.最大输入值 用于还原由压缩器压缩过的模拟信
号的动态范围。
1.除数2.门限3.真假值 输出电平对输入的正弦波或方波进
行N倍分频，N为整数，输出分频后的方波
1．寄存器的大小N2.分数的 将输入的一个或多个值求和，并给大小F3.指数大小4.输出类出适当的标志
型
1.输出延时2.输出真假值两个或两个以上的逻辑信号与操
3.阈值 作。
1.输出延时2.输出真假值两个或两个以上的逻辑信号与非操3.阈值。 作
1.输出延时2.输出真假值上升沿触发的D触发器。7474 3.阈值带置位、清零输入
8位锁存器，无三态输出。74573
标准的RS锁存器 通用
1.输出延时2.输出真假值串入并出8位移位寄存器 3.阈值带时钟、清零输入，
带进位。74161
带使能端的8路数据选择器74151
1.输出延时2.输出真假值自定义位数的模数转换器。编码控3.阈值4.模拟最大最小值。制端在上升沿时采样输出。
5.量化位数
1.输出延时2.输出真假值 差分模拟比较器。帯同相反相输
出。