// 运行到9.99
if(n1==9 && n2==9 && n3==9)
{
n1=m-9; n2=0; n3=0; }
display1(); }
if((n1==3 && n2==5 && n3==0) || (n1>3 && n2==0 && n3==0) || (n1>3 && n2==5 && n3==0)) } }
display1();
if(h>3000 && h<5700) //
3.仿真电路图 {
if( n3==0 || n3==5)
Q0Q1Q2Q3Q4Q5Q6Q7 1239456SW2SW17SW-SPDTSW-SPDT8P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7AT89C51U119XTAL1P0.0/AD0P0.1/AD1P0.2/AD2P0.3/AD3P0.4/AD4P0.5/AD5P0.6/AD6P0.7/AD7P2.0/A8P2.1/A9P2.2/A10P2.3/A11P2.4/A12P2.5/A13P2.6/A14P2.7/A15P3.0/RXDP3.1/TXDP3.2/INT0P3.3/INT1P3.4/T0P3.5/T1P3.6/WRP3.7/RD393837363534333221222324252627281011121314151617123456789347813141718111U3D0D1D2D3D4D5D6D7OELE74LS373Q0Q1Q2Q3Q4Q5Q6Q7256912151619Q0Q1Q2Q3Q4Q5Q6Q718XTAL29RSTR210KR110K293031PSENALEEA四、硬件设计 系统主要由一个STC89C52 单片机、74LS373、两个4 位数码管等组成。通用STC89C52 单片机芯片作为整个电路的核心部分、74LS373 作为LED 段选控12345678
制、开关输入控制信号。
包含主控，通信，按键及显示， 电源四个模块。 如右图所示。
1.主控模块
（1）STC89C52处理芯片 ①主要性能:
与MCS-51单片机产品兼容 、8K字节在系统可编程Flash存储器、 1000次擦写周期、全静态操作：0Hz～33Hz 、三级加密程序存储器 、 32个可编程I/O口线、三个16位定时器/计数器八个中断源、全双工UART串行通道、 低功耗空闲和掉电模式 、掉电后中断可唤醒 、看门狗定时器 、双数据指针、掉电标识符 。
②功能特性描述：
STC89C52 是一种低功耗、高性能CMOS8位微控制器，具有 8K 在系统可编程Flash 存储器。使用高密度非易失性存储器技术制造，与工业80C51 产品指令和引脚完全兼容。片上Flash允许程序存储器在系统可编程，亦适于常规编程器。在单芯片上，拥有灵巧的8 位CPU 和在线系统可编程Flash，使得STC89C52为众多嵌入式控制应用系统提供高灵活、超有效的解决方案。 STC89C52具有以下标准功能： 8k字节Flash，256字节RAM， 32 位I/O 口线，看门狗定时器，2 个数据指针，三个16 位 定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。另外，STC89C52可降至0Hz静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，CPU 停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。8 位微控制器 8K字节在系统可编程 Flash
P0 口：P0口是一个8位漏极开路的双向I/O口。作为输出口，每位能驱动
8个TTL逻辑电平。对P0端口写“1”时，引脚用作高阻抗输入。
当访问外部程序和数据存储器时，P0口也被作为低8位地址/数据复用。在这种模式下， P0具有内部上拉电阻。
P1 口：P1 口是一个具有内部上拉电阻的8 位双向I/O 口，p1 输出缓冲器能驱动4 个 TTL 逻辑电平。对P1 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。
此外，P1.0和P1.2分别作定时器/计数器2的外部计数输入（P1.0/T2）和时器/计数器2 的触发输入（P1.1/T2EX）。
P2 口：P2 口是一个具有内部上拉电阻的8 位双向I/O 口，P2 输出缓冲器能驱动4 个 TTL 逻辑电平。对P2 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流。
在访问外部程序存储器或用16位地址读取外部数据存储器（例如执行MOVX @DPTR） 时，P2 口送出高八位地址。在这种应用中，P2 口使用很强的内部上拉发送1。在使用 8位地址（如MOVX @RI）访问外部数据存储器时，P2口输出P2锁存器的内容。在flash编程和校验时，P2口也接收高8位地址字节和一些控制信号。
P3 口：P3 口是一个具有内部上拉电阻的8 位双向I/O 口，p2 输出缓冲器能驱动4 个 TTL 逻辑电平。对P3 端口写“1”时，内部上拉电阻把端口拉高，此时可以作为输入口使用。作为输入使用时，被外部拉低的引脚由于内部电阻的原因，将输出电流（IIL）。 P3.5 T1(定时/计数器1) P3.6 WR(外部数据存储器写选通) P3.7 RD(外部数据存储器读选通)
RST——复位输入。当振荡器工作时，RST引脚出现两个机器周期以上高电平将是单片机复位。
ALE/PROG——当访问外部程序存储器或数据存储器时，ALE（地址锁存允许）输出脉冲用于锁存地址的低8位字节。一般情况下，ALE仍以时钟振荡频率的1/6
输出固定的脉冲信号，因此它可对外输出时钟或用于定时目的。
PSEN——程序储存允许（PSEN）输出是外部程序存储器的读选通信号，当STC89C52由外部程序存储器取指令（或数据）时，每个机器周期两次PSEN有效，即输出两个脉冲，在此期间，当访问外部数据存储器，将跳过两次PSEN信号。
EA/VPP——外部访问允许，欲使CPU仅访问外部程序存储器（地址为0000H-FFFFH），EA端必须保持低电平（接地）。需注意的是：如果加密位LB1被编程，复位时内部会锁存EA端状态。如EA端为高电平（接Vcc端），CPU则执行内部程序存储器的指令。
③引脚图：见下图
（2）74LS373 ①功能说明：
373为三态输出的八 D 透明锁存器。373 的输出端 O0~ O7 可直接与总线相连。当三态允许控制端 OE 为低电平时，O0~O7 为正常逻辑状态，可用来驱动负载或总线。当 OE 为高电平时，O0~O7 呈高阻态，即不驱动总线，也不为总线的负载，但锁存器内部的逻辑操作不受影响。当锁存允许端 LE 为高电平时，O 随数据 D 而变。当 LE 为低电平时，O 被锁存在已建立的数据电平。
②引脚图：见上图
③引出端符号： D0～D7 数据输入端
Dn H LE H H OE L L On H L OE 三态允许控制端（低电平有效） L LE 锁存允许端
O0~O7 输出端
④真值表：见右图
2.通信模块
右图为通信模块组成图, 它 主要由单片机的两个I/ O 口、 和一些电阻电容等组成。 图中电阻均为10kΩ , 电容均为 10μF;单片机的P30 为串行数据 接收脚、P31 为串行数据发送脚,
3.按键及显示模块
该模块由一片74LS373、20 个数 码管及组成。该模块有三个开关键, 分别设为A、B、C开关。空车状态 按下C开关,计费器进入载客 状态; 空车状态按下B 开关, 计费器进入计费状态; 若按下 A 开关,再次进入空车状态。
X L L Q0 X X H 高阻态