9. 用数据选择器可实现时序逻辑电路。（ ）
10. 组合逻辑电路中产生竞争冒险的主要原因是输入信号受到尖峰干扰。（ ） 六、填空题
1．半导体数码显示器的内部接法有两种形式：共 接法和共 接法。
2．对于共阳接法的发光二极管数码显示器，应采用 电平驱动的七段显示译码器。
3．消除竟争冒险的方法有 、 、 等。
第4章 触发器
七、选择题（多选题）
1.N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2
N
2．在下列触发器中，有约束条件的是 。
A.主从JK F/F B.主从D F/F C.同步RS F/F D.边沿D F/F 3．一个触发器可记录一位二进制代码，它有 个稳态。 A.0 B.1 C.2 D.3 E.4 4．存储8位二进制信息要 个触发器。 A.2 B.3 C.4 D.8 5．对于T触发器，若原态Q=0，欲使新态Q
n
n+1
=1，应使输入T= 。
A.0 B.1 C.Q D.Q 6．对于T触发器，若原态Q=1，欲使新态Q
n
n+1
=1，应使输入T= 。
A.0 B.1 C.Q D.Q 7．对于D触发器，欲使Q
n+1
=Q，应使输入D= 。
n
A.0 B.1 C.Q D.Q
8．对于JK触发器，若J=K，则可完成 触发器的逻辑功能。 A.RS B.D C.T D.Tˊ 9．欲使JK触发器按Q
n+1
=Q工作，可使JK触发器的输入端 。
n
A.J=K=0 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=0 E.J=0,K=Q 10．欲使JK触发器按Q
n+1
n
=Q工作，可使JK触发器的输入端 。
A.J=K=1 B.J=Q,K=Q C.J=Q,K=Q D.J=Q,K=1 E.J=1,K=Q 11．欲使JK触发器按Q
n+1
=0工作，可使JK触发器的输入端 。
A.J=K=1 B.J=Q,K=Q C.J=Q,K=1 D.J=0,K=1 E.J=K=1
12．欲使JK触发器按Q
n+1
=1工作，可使JK触发器的输入端 。
A.J=K=1 B.J=1,K=0 C.J=K=Q D.J=K=0 E.J=Q,K=0
13．欲使D触发器按Q
n+1
=Q工作，应使输入D= 。
n
A.0 B.1 C.Q D.Q 14．下列触发器中，克服了空翻现象的有 。
A.边沿D触发器 B.主从RS触发器 C.同步RS触发器 D.主从JK触发器
15．下列触发器中，没有约束条件的是 。
A.基本RS触发器 B.主从RS触发器 C.同步RS触发器 D.边沿D触发器
16．描述触发器的逻辑功能的方法有 。
A.状态转换真值表 B.特性方程 C.状态转换图 D.状态转换卡诺图 17．为实现将JK触发器转换为D触发器，应使 。 A.J=D,K=D B. K=D,J=D C.J=K=D D.J=K=D 18.边沿式D触发器是一种 稳态电路。 A.无 B.单 C.双 D.多 八、判断题（正确打√，错误的打×） １． D触发器的特性方程为Q
n+1
=D，与Q无关，所以它没有记忆功能。（ ）
n
２． RS触发器的约束条件RS=0表示不允许出现R=S=1的输入。（ ） ３． 同步触发器存在空翻现象，而边沿触发器和主从触发器克服了空翻。
（ ）
４． 主从JK触发器、边沿JK触发器和同步JK触发器的逻辑功能完全相同。
（ ）
５． 若要实现一个可暂停的一位二进制计数器，控制信号A=0计数，A=1保
持，可选用T触发器，且令T=A。（ ）
６． 由两个TTL或非门构成的基本RS触发器，当R=S=0时，触发器的状态
为不定。
７． 对边沿JK触发器，在CP为高电平期间，当J=K=1时，状态会翻转一次。
（） 九、填空题
1．触发器有 个稳态，存储8位二进制信息要 个触发器。
2．一个基本RS触发器在正常工作时，它的约束条件是
R+S=1，则它不允
许输入
S= 且R= 的信号。
3．触发器有两个互补的输出端Q、Q，
定义触发器的1状态为 ，0状态为 ，可见触发器的状态指的是 端的状态。 4．一个基本RS触发器在正常工作时，不允许输入R=S=1的信号，因此它
的约束条件是 。
5．在一个CP脉冲作用下，引起触发器两次或多次翻转的现象称为触发器
的 ，触发方式为 式或 式的触发器不会出现这种现象。
第5章 时序逻辑电路
十、选择题（多选题）
1．同步计数器和异步计数器比较，同步计数器的显著优点是 。 A.工作速度高 B.触发器利用率高 C.电路简单 D.不受时钟CP控制。 2．把一个五进制计数器与一个四进制计数器串联可得到 进制计数器。 A.4 B.5 C.9 D.20 3．下列逻辑电路中为时序逻辑电路的是 。
A.变量译码器 B.加法器 C.数码寄存器 D.数据选择器 4. N个触发器可以构成最大计数长度（进制数）为 的计数器。 A.N B.2N C.N2
D.2N
5. N个触发器可以构成能寄存 位二进制数码的寄存器。 A.N-1 B.N C.N+1 D.2N 6．五个D触发器构成环形计数器，其计数长度为 。 A.5 B.10 C.25 D.32
7．同步时序电路和异步时序电路比较，其差异在于后者 。 A.没有触发器 B.没有统一的时钟脉冲控制 C.没有稳定状态 D.输出只与内部状态有关 8．一位8421BCD码计数器至少需要 个触发器。 A.3 B.4 C.5 D.10
9.欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采
用同步二进制计数器，最少应使用 级触发器。 A.2 B.3 C.4 D.8
10．8位移位寄存器，串行输入时经 个脉冲后，8位数码全部移入寄存器中。
A.1 B.2 C.4 D.8
11．用二进制异步计数器从0做加法，计到十进制数178，则最少需要 个
触发器。
A.2 B.6 C.7 D.8 E.10
12．某电视机水平-垂直扫描发生器需要一个分频器将31500HZ的脉冲转换
为60HZ的脉冲，欲构成此分频器至少需要 个触发器。 A.10 B.60 C.525 D.31500
13．某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左
移8位，完成该操作需要 时间。
A.10μS B.80μS C.100μS D.800ms
14.若用JK触发器来实现特性方程为Qn?1?AQn?AB，则JK端的方程为 。 A.J=AB，K=A?B B.J=AB，K=AB C.J=A?B，K=AB D.J=AB，K=AB 15．要产生10个顺序脉冲，若用四位双向移位寄存器CT74LS194来实现，需要 片。 A.3 B.4 C.5 D.10
16．若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用 个触发器。
A.2 B.3 C.4 D.10 十一、 判断题（正确打√，错误的打×）
1．同步时序电路由组合电路和存储器两部分组成。（ ） 2．组合电路不含有记忆功能的器件。（ ） 3．时序电路不含有记忆功能的器件。（ ） 4．同步时序电路具有统一的时钟CP控制。（ ） 5．异步时序电路的各级触发器类型不同。（ ）
6．环形计数器在每个时钟脉冲CP作用时，仅有一位触发器发生状态更新。（ ） 7．环形计数器如果不作自启动修改，则总有孤立状态存在。（ ） 8．计数器的模是指构成计数器的触发器的个数。（ ） 9．计数器的模是指对输入的计数脉冲的个数。（ ） 10．D触发器的特征方程Q
n+1
=D，而与Q无关，所以，D触发器不是时序电路。（ ）
N
n
11．在同步时序电路的设计中，若最简状态表中的状态数为2，而又是用N
级触发器来实现其电路，则不需检查电路的自启动性。（ ）
12．把一个5进制计数器与一个10进制计数器串联可得到15进制计数器。（ ）
13．同步二进制计数器的电路比异步二进制计数器复杂，所以实际应用中较
少使用同步二进制计数器。（ ）
14．利用反馈归零法获得N进制计数器时，若为异步置零方式，则状态SN
只是短暂的过渡状态，不能稳定而是立刻变为0状态。（ ） 十二、 填空题
1．寄存器按照功能不同可分为两类： 寄存器和 寄存器。 2．数字电路按照是否有记忆功能通常可分为两类： 、 。 3．由四位移位寄存器构成的顺序脉冲发生器可产生 个顺序脉冲。
4．时序逻辑电路按照其触发器是否有统一的时钟控制分为 时序电路和 时序电路。
第6章 存储器与可编程逻辑器件
十三、 选择题（多选题）
1．PROM和PAL的结构是 。
A.PROM的与阵列固定，不可编程 B. PROM与阵列、或阵列均不可编程 C.PAL与阵列、或阵列均可编程 D. PAL的与阵列可编程
2．当用专用输出结构的PAL设计时序逻辑电路时，必须还要具备有 。 A.触发器 B.晶体管 C.MOS管 D.电容
3．当用异步I/O输出结构的PAL设计逻辑电路时，它们相当于 。 A. 组合逻辑电路 B.时序逻辑电路 C.存储器 D.数模转换器 4．PLD器件的基本结构组成有 。
A. 与阵列 B.或阵列 C.输入缓冲电路 D.输出电路 5．PLD器件的主要优点有 。
A. 便于仿真测试 B.集成密度高 C.可硬件加密 D.可改写 6．GAL的输出电路是 。
A.OLMC B.固定的 C.只可一次编程 D.可重复编程 7．PLD开发系统需要有 。
A.计算机 B.编程器 C.开发软件 D.操作系统 8．只可进行一次编程的可编程器件有 。 A.PAL B.GAL C.PROM D.PLD 9．可重复进行编程的可编程器件有 。