基于TMS320LF2407A的异步交流电机控制系统设计
6.2 TMS320LF2407A的系统组成与功能
6.2.1 TMS320LF2407A的系统组成
TMS320LF2407A包括一个算术逻辑单元（CALU），寄存器组，辅助算术逻辑单元（ARAU），倍增器，转换器，乘法器，累加器，加法器转换器，时钟相位锁定回路，两个完全一致的事件管理器A，B（包括通用定时器，比较单元，捕获/正交编码脉冲电路），内部的A / D转换器，双串口，看门狗，CAN总线电路单元等。 TMS320LF2407A使用先进的哈佛结构，流水线作业，在30 MHz的内部时钟频率，指令周期仅为33纳秒。其内部存储器包含两个类RAM块。一个为DRAM，另一个为SRAM。在DRAM的RAM被划分成三个块，即B0，B1，B2，容量分别为256个字， 256个字，32个字。允许一个指令周期内两次访问这些RAM，这样的数据处理能力已显著增加。同时，B0块也可以被编程的数据存储区域或程序存储区动态地配置。如果程序区可配置功率可达浮点运算程序加载的一个外部EPROM慢在这方面的数据表，从而缓解高速处理器和慢速外设之间的矛盾，这对提高控制系统的动态性能有很大的帮助。 TMS320LF2407A内部包含一个嵌入式10位精度采样和保持电路，高速A / D转换，转换到500纳秒（样品保持在最短的时间+转换时间）。此外TMS320LF2407A也拥有比较丰富，强大的中断系统和通用I / O接口，这些都使设计速度控制系统的硬件电路简化。
6.2.2 存储器配置
TMS320LF2407A的地址映射分为三个独立选择的空间：程序存储器（64K），数据存储器（64K），输入/输出（I / O）空间（64K）。这些空间提供了共192K字地址范围。
其片上存储器资源包括：544字×16位的双端口数据/程序达拉姆，2K字×16位的单端口的数据/程序SARAM，芯片32K×16位的Flash程序存储器，256 - 字×16位片上Boot ROM，片上闪存/ ROM的与可编程加密功能。 TMS320LF2407A的指令集，有三个基本内存寻址模式：立即寻址模式，直接寻址，间接寻址模式。 6.2.3事件管理器模块
TMS320LF2407A包含两个专用电机控制的事件管理器模块EVA和
EVB，每个事件管理器模块包括通用定时器（GP），全比较单元，正交编码脉冲电路和捕获单元。
（1）通用定时器。 TMS320LF2407A总肆16通用定时器可用于产生采样周期，作为一个整体产生PWM输出比较单元和软件定时的时基。有四个通用定
16
基于TMS320LF2407A的异步交流电机控制系统设计
时器可选的工作模式：停止/保持模式下，连续向上计数模式，定向增/减计数模式和连续向上/向下计数模式。每个芯片都有一个相关的通用定时器比较寄存器如果（TxCMPR）和PWM输出PIN T XPWM。每个通用定时器可用于独立PWM输出通道，可产生不对称或对称PWM波形，因此，可以提供多达四个通用定时器，4路PWM输出。
（2）所有比较单元。每个事件管理器模块具有三个全比较单元（1，2和3（EVA），4,5和6（EVB）），每个比较单元，各有一个16位比较寄存器CMPRx，每个有两个CMP / PWM输出针，可以产生两个PWM输出信号和控制功率器件，输出引脚极性由控制寄存器（ACTR）控制位来决定，可以根据需要，选择高或低的开度信号，通过不同的方式设置T1到工作，选择PWM波形对称，非对称PWM或空间矢量PWM波形输出。死区控制单元（DBTCON）软件是用来生成可编程死区，每个全比较单元允许双向CMP / PWM输出控制电源设备开放周时间之间不重叠，全球最大的软件可编程死区时间16μS 。
（3）QEP。正交编码器脉冲（QEP）电路可以针对CAP1/QEP1和CAP2/QEP2的解码和正交编码器脉冲计数，你可以直接处理光电编码盘2路正交编码脉冲，正交编码脉冲包含两个脉冲序列，有频率和四分之一周期（90°）的固定相移的输入正交信号为2路和4相乘法器的变化。通过检测这两个信号的相位关系可以判断电机的正转/反转，以及相应的信号加/减计数，导致当前计数值和计数方向，也就是电机和转向的角位移，角速度电机脉冲的频率可以测量。
（4）捕获单元。捕获单元用于捕获输入引脚上的信号转换，两个事件管理器模块捕获共六个单位。 EVA捕获单元模块有三个引脚CAP1，CAP2和CAP3，他们可以选择一个或两个通用定时器作为时基，CAP1和CAP2，但一定要选择相同的定时器作为时基; EVB模块还具有三个带头捕捉单元脚CAP4，CAP5和CAP6，他们可以选择3或4作为一个通用定时器时间基准，但CAP4和CAP5肯定的选择同一个时基定时器。每个单元各自具有一个两阶段的FIFO缓冲区堆栈。当捕捉发生时，相应的中断标志被设置为CPU的中断请求。 6.2.4 片内集成外设
TMS320LF2407A芯片集成了一套丰富的外设，在系统设计中大大减少了元件数量。
（1）串行通信端口。 TMS320LF2407A具有一个异步串行外围通信接口（SCI）和一个同步串行外围通信接口（SPI），用于与PC机的外围设备和多个处理器之间的通信。 SCI即通用异步收发器（UART），支持RS-232和RS-485行业标准全双工通信方式与上位机的通信，SPI可以用来同步数据通信之间
17
基于TMS320LF2407A的异步交流电机控制系统设计
TMS320LF2407A构成典型的应用包括多机系统外部I / O扩展，如显示驱动程序。
（2）A / D转换模块。包括两个采样/保持每8通道10位A / D转换器具有自动分拣功能，最多16个通道可以进行自动转换，自动转换工作在八个双音序器模式或工作组16个单声道自动转换序列工作。 A / D转换模块，事件管理器模块发射事件源，外部信号来启动，可以激活软件立即开始在三个方面。
（3）控制器区域网络（CAN）。是一种现场总线，主要用于监测和控制设备。 TMS320LF2407A芯片的CAN控制器模块是一个16位的外设模块，完全支持CAN2.0B协议，六个信箱（其中0,1用于接收传输4,5 2,3可配置为接收或发送）每次从0到8个字节的数据，当地接收器与可编程式防毒面具（半面罩），位传输速率，中断程序和总线唤醒事件，超强的错误诊断，错误和远程自动重传请求响应发送支持自检模式和其他功能。 CAN总线通信可靠性高，有110个节点，传输速度可达1Mb / s的（这个时间可达40m），直接通信距离可达10km（少高速5KB /秒），使用双绞线差分模式沟通，具有较强的抗干扰能力。
（4）外部中断。有5个外部中断（电源驱动保护，复位，和两个非屏蔽中断NMI可以屏蔽掉）
6.3 DSP最小系统设计
6.3.1 芯片周围电路
DSP的最小系统包括DSP芯片、时钟电路和复位电路,JTAGA接口电路、
外部存储器和电源模块组成，如图6.1所示
18
基于TMS320LF2407A的异步交流电机控制系统设计
图6.1 TMS320LF2407A芯片管脚连接图
时钟电路选用5*7SMD的有源晶振，如图6.2所示，由于DSP为低电平复位，所以其复位电路电路连接如图6.3所示，用一上拉电阻把电平拉高，在复位的时候通过开关的工作使DSP的复位管脚接地来置低。
图6.2 时钟电路
图6.3 复位电路
因为DSP芯片在出场时不可能让片内存储器大小满足所有功能的要求，如果将内存器做的太大，必然造成芯片成本的提高，而对于特定的用途时片内存储
19
基于TMS320LF2407A的异步交流电机控制系统设计
空间不够的可以通过CPLD进行功能扩展。而TMS320LF2407A的内部存储容量较小，所以在处理一些比较复杂的程序的时候会用到外部存储器，TMS320LF2407A在工作时会对外部存储器访问并读出或写入外部存储器中的数据，本电路选用的外部存储器为IS61LV6416芯片，其连接电路如图6.4。
图6.4 TMS320LF2407A的片外RAM及电路
为使DSP 2407A最小系统工作，在设计时需要考虑四种类型的的电源：1）CPU核电源，3.3V，图3.6给出了5V输入3.3V输出的CPU供电电源，由于CPU的特殊性，电流在进入CPU前需经过一个电源辅助电路（图6.5），该电路能防止电压抖动而对CPU的损伤；2）I/O口电源，3.3V；3）PLL电源，3.3V；4）外部RAM电源，5V，此电源可用主供电电源的5V端口直接提供，如图6.6。
图6.5电源电路
图6.6 电源辅助电路
20