4、用555定时器构成多谐振荡器的电路如下，根据输入电压波形画出输出电压波形。
5、触发器电路如图所示，写出电路驱动方程和状态方程，并画出Q0和Q1的输出波形，假设初始状态为Q0=Q1=0（6分）
第 6 页 共 46 页
六、设计（20分）
1、试设计一个检测电路。该电路的输入是一位8421BCD码。当输入
的8421BCD码所对应的十进制数符能被5整除时，输出为1，否则输出为0。用与非门实现。（10分）
第 7 页 共 46 页
班级： 姓名：密 学 号 ： 2、举重比赛中有A、B、C三名裁判，A为主裁，当两名或两名以上裁判（必须包括A在内）认为运动员上举杠铃合格，才能认为成功。（10分）
（1） 要求列真值表用与非门电路设计该逻辑电路。
（2） 用四选一数据选择器配合适当的门电路设计该逻辑电路。
GDOU-B-11-302
广东海洋大学 —— 学年第 学期
《数字电子技术基础》课程试题
课程 考试 √ A卷 √ 闭卷 号：
16632205
√□ 考查 □ B卷 □
开卷
题 号 一 二 三 四 五 六 七 八 九 十 总分 阅卷教师 各题分数 15 10 10 15 20 30 100 实得分数 第 8 页 共 46 页
一、 填空（每空1分，共15分）：
1．（47.5）10 =（ ）2 =（ ）16
=（ ）8421BCD码 。
2．十进制数（-14）的反码为 ；补码为 。 3．数字电路中，存在回差电压的电路是 。
4．n个变量的最小项共有 个，所有最小项之和为 。 5．有一编码器其输入端是8个，则其输出端为 。 6．一个8位数的D/A它的分辨率是 。
7．写出下列触发器特性方程： SR触发器 ；
JK触发器 。
8．三个JK触发器构成计数器，其最多有效状态为 个；若要组成十进制计数器，则需要 个触发器，它的无效状态有 个。
二、判断题：（每小题1分，共10分）
（ ）1、OC门和三态门均可实现“线与”功能。 （ ）2、余3码 = 8421BCD码 + 0011。
（ ）3、时序电路和组合电路都具有记忆性。
（ ）4、一个模为2n的计数器也是一个2n进制的分频器。 （ ）5、最基本的数字逻辑关系是与非和或非。
（ ）6、计数器和数字比较器同属于时序逻辑电路。 （ ）7、移位寄存器必须是同步的时序逻辑电路。
（ ）8、由N个触发器组成的寄存器只能寄存N个数码。 （ ）9、TTL反相器输入端悬空时，输出端为高电平。 （ ）10、RAM是只读存储器的简称。
三、单选题（（每小题1分，共10分）：
1． 可编程阵列逻辑PAL，其与逻辑阵列是（ ）， 或逻辑阵列是（ ）。
（A）可编程； （B）固定； （C）不确定。
2．下列所示触发器中属下降沿触发的是（ ）。
第 9 页 共 46 页
（A） （B） （C） 3．如右图所示CMOS电路，其逻辑功能是（ )。 （A）CMOS异或门； （B）CMOS与非门； （C）CMOS或非门。
4．十六路数据选择器应有( )选择控制端。
（A）2； （B）4； （C）6 ； （D）8。 5．如右图真值表，B、C为输入变量，则输入与输出变量是（ ）。
B 0 0 1 1 （A）同或门；（B）异或门；（C）或非门。
6．在逻辑代数式F=A⊕B中，若B=1，则F=（ ）。 （A）F=0 ；
（B）F=A； （C）F=A＇。
7．如右图电路完成的是（ ）功能。
（A）计数器； SR（B）左移移位寄存器； 1D（C）右移移位寄存器。 C1C 0 1 0 1 F 1 0 0 1 Q0CPQ0Q1
8．有一计数器，其状态转换图如下所示，则该计数器（ ）。
a)0 0 01 0 01 1 00 1 0
1DC1Q11DC1Q2Q2第 10 页 共 46 页 0 0 10 1 11 1 11 0 1