3. 将十进制数354５８ 转换成二进制数、八进制数、十六进制数和BCD数。
4. 浮点数格式如下：1位阶符，6位阶码，1位数符，8位尾数，写出浮点数所能表示的范围（只考虑正数值）。 5. 现有一64K×2位的存储器芯片，欲设计具有同样存储容量的存储器,应如何安排地址线和数据线引脚的数
目，使两者之和最小。并说明有几种解答。
6. 异步通信方式传送ASCII码，数据位8位，奇校验1位，停止位1位。计算当波特率为4800时，字符传送
的速率是多少？每个数据位的时间长度是多少？数据位的传送速率是多少？
7. 已知某8位机的主存采用半导体存储器，地址码为18位，采用4K×4位的SRAM芯片组成该机所允许的最
大主存空间，并选用模块条形式，问：
（1） 若每个模块条为32K×8位，共需几个模块条？ （2） 每个模块条内有多少片RAM芯片?
（3） 主存共需多少RAM芯片？CPU需使用几根地址线来选择各模块？使用何种译码器？
8. 画出中断处理过程流程图。
计算机组成原理试题（五）
一、选择题 （每小题选出一个最合适的答案，每小题2分，共20分） 1、若十进制数为37.25，则相应的二进制数是（ ）。
（A）100110.01 （B）110101.01 （C） 100101.1 （D）100101.01
2、若[x]反=1.1011，则x= （A）-0.0101 （B）-0.0100 （C）0.1011 （D）-0.1011 3、某机器字长16位，含一位数符，用补码表示，则定点小数所能表示的最小正数是（ ）。 （A）2-15 （B）216 （C）2-1 （D）1-2-15 4、若采用双符号位补码运算，运算结果的符号位为10，则（）。 （A）产生了负溢出（下溢）（B）产生了正溢出（上溢）（C）运算结果正确，为负数（D）运算结果正确，为正数 5、在用比较法进行补码一位乘法时，若相邻两位乘数yiyi+1为01时，完成的操作是（ ）。
（A）无 （B）原部分积+[X]补 ，右移一位 （C）原部分积+[-X]补 ，右移一位 D）原部分积+[Y]补 ，右移一位 6、堆栈指针SP的内容是（ ）。（A）栈顶地址 （B）栈底地址 （C）栈顶内容 （D）栈底内容 7、在寄存器间接寻址方式中，操作数是从（ ）。
（A）主存储器中读出 （B）寄存器中读出 （C）磁盘中读出 （D）CPU中读出 8、在微程序控制器中，一条机器指令的功能通常由（ ）。
（A）一条微指令实现 （B）一段微程序实现（C）一个指令码实现 （D）一个条件码实现 9、在串行传输时，被传输的数据（ ）
（A） 在发送设备和接受设备中都是进行串行到并行的变换 （B） 在发送设备和接受设备中都是进行并行到串行的变换
（C） 发送设备进行串行到并行的变换，在接受设备中都是进行并行到串行的变换 （D） 发送设备进行并行到串行的变换，在接受设备中都是进行串行到并行的变换 10、系统总线是指（ ）。
（A） 运算器、控制器和寄存器之间的信息传送线（B） 运算器、寄存器和主存之间的信息传送线 （C） 运算器、寄存器和外围设备之间的信息传送线（D） CPU、主存和外围设备之间的信息传送线 二、名词解释（每小题4分，共20分） 1． 全相联映像 2． 指令系统
3． 指令周期、CPU周期 4． 向量中断 5． 微指令
三、改错题（在下列各小题的表述中均有错误，请改正。每小题3分，共12分） 1、在中央处理器中，运算器可以向控制器发出命令进行运算操作。
2、在单处理机总线中，相对CPU而言，地址线和数据线一般都为双向信号线 3、多重中断方式，是指CPU同时处理多个中断请求 4、在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“请求”信号的撤消又导致
“回答”信号的撤消
四、简答题（每小题5分，共15分）
1、某机指令字长12位，每个地址段3位，试提出一种字段分配方案，使该机指令系统能有6条三地址指令和8条二地址指令。
2、分别用NRZ-1、PE及FE制记录方式记录数据序列11001，画出写电流波形。 3、简述通道控制方式和DMA方式的异同。 五、计算题（10分）
用补码加减交替一位除法进行6÷2运算，要求写出运算过程和运算结果
六、设计题（第一小题12分，第二小题11分，共23分）
1、 CPU结构如下图所示，其中有一个累加寄存器AC、一个状态条件寄存器和其他4个寄存器，各部件之间的连线表示数据通路，箭头表示信息传送方向。 （1） 标明4个寄存器的名称。
（2） 简述指令从主存取出送到控制器的数据通路。
（3） 简述数据在运算器和主存之间进行存取访问的数据通路
2、 用2K?4位/片的RAM存储器芯片设计一个8KB的存储器，设CPU的地址总线为A12~A0（低），数据总线为D7~D0（低），由 线控制读写。
（1） 该存储器需要多少片2K?4位/片的存储器芯片。 （2） 请设计并画出该存储器的逻辑图。
计算机组成原理试题答案（一）
一、选择题（共20分，每题1分）
1．C 2．C 3．B 4．B 5．A 6．B 7．C 8．C 9．C 10．A 11．D 12．B 13．B 14．D 15．B 16．A 17．D 18．C 19．B 20．C 二、填空（共20分，每空1分）
127－23－129 －128－1－23127
1．A．A．2(1-2) B．2C．2(-2-2) D．-22．A． 顺序 B．程序计数器 C．跳跃 D． 指令本身 3．A．90ns B．280ns 4．A．A．增加 B．加1 5．A．地址 B．数据 C．模m D．M 6．A．保护现场 B．开中断 C．设备服务 D．恢复现场 三、名词解释(共10分，每题2分) 1．微操作命令和微操作 答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制实现的最基本操作。 2．快速缓冲存储器
答：快速缓冲存储器是为了提高访存速度，在CPU和主存之间增设的高速存储器，它对用户是透明的。只要将CPU最近期需用的信息从主存调入缓存，这样CPU每次只须访问快速缓存就可达到访问主存的目的，从而提高了访存速度。
3．基址寻址 答：基址寻址有效地址等于形式地址加上基址寄存器的内容。
4．流水线中的多发技术 答：为了提高流水线的性能，设法在一个时钟周期（机器主频的倒数）内产生更多条指令的结果，这就是流水线中的多发技术。
5．指令字长 答：指令字长是指机器指令中二进制代码的总位数。 四、（共5分）
计算题 答：[A+B]补＝1.1011110， A+B ＝（-17/64） [A-B]补＝1.1000110， A-B ＝（35/64） 五、简答题（共20分） 1．（4分）答：
同步通信和异步通信的主要区别是前者有公共时钟，总线上的所有设备按统一的时序，统一的传输周期进行信息传输，通信双方按约定好的时序联络。后者没有公共时钟，没有固定的传输周期，采用应答方式通信，具体的联络方式有不互锁、半互锁和全互锁三种。不互锁方式通信双方没有相互制约关系；半互锁方式通信双方有简单的制约关系；全互锁方式通信双方有完全的制约关系。其中全互锁通信可靠性最高。 2．（6分，每写出一种给1分，最多6分）
答：外围设备要通过接口与CPU相连的原因主要有：
（1）一台机器通常配有多台外设，它们各自有其设备号（地址），通过接口可实现对设备的选择。
（2）I/O设备种类繁多，速度不一，与 CPU速度相差可能很大，通过接口可实现数据缓冲，达到速度匹配。 （3）I/O设备可能串行传送数据，而CPU一般并行传送，通过接口可实现数据串并格式转换。 （4）I/O设备的入/出电平可能与CPU的入/出电平不同，通过接口可实现电平转换。 （5）CPU启动I/O设备工作，要向外设发各种控制信号，通过接口可传送控制命令。
（6）I/O设备需将其工作状况（“忙”、“就绪”、“错误”、“中断请求”等）及时报告CPU，通过接口可监视设备的工作状态，并保存状态信息，供CPU查询。
可见归纳起来，接口应具有选址的功能、传送命令的功能、反映设备状态的功能以及传送数据的功能（包括缓冲、数据格式及电平的转换）。 4．（5分）答：
（1）根据IR和MDR均为16位，且采用单字长指令，得出指令字长16位。根据105种操作，取操作码7位。因允许直接寻址和间接寻址，且有变址寄存器和基址寄存器，因此取2位寻址特征，能反映四种寻址方式。最后得指令格式为：
7 OP 2 M 7 AD 其中 OP 操作码，可完成105种操作；M 寻址特征，可反映四种寻址方式；AD形式地址。
7 16
这种格式指令可直接寻址2= 128，一次间址的寻址范围是2= 65536。
（2）双字长指令格式如下：
7 OP 2 M AD2 其中 OP、M的含义同上； AD1∥AD2为23位形式地址。 这种格式指令可直接寻址的范围为2 = 8M。 （3）容量为8MB的存储器，MDR为16位，即对应4M×16位的存储器。可采用双字长指令，直接访问4M存储空间，此时MAR取22位；也可采用单字长指令，但RX和RB取22位，用变址或基址寻址访问4M存储空间。 六、 （共15分）问答题 1．（8分）答：
（1）由于 (PC) + 1→PC需由ALU完成，因此PC的值可作为ALU的一个源操作数，靠控制ALU做＋1运算得到 (PC) + 1，结果送至与ALU输出端相连的R2，然后再送至PC。
此题的关键是要考虑总线冲突的问题，故取指周期的微操作命令及节拍安排如下：
T0 PC→MAR，1→R
T1 M(MAR)→MDR，(PC) + 1→R2
T2 MDR→IR，OP(IR)→微操作命令形成部件 T3 R2→PC
（2）立即寻址的加法指令执行周期的微操作命令及节拍安排如下：
T0 Ad(IR)→R1 ；立即数→R1
T1 (R1) + (ACC)→R2 ；ACC通过总线送ALU T2 R2→ACC ；结果→ACC
2．（7分）答：DMA接口主要由数据缓冲寄存器、主存地址计数器、字计数器、设备地址寄存器、中断机构和DMA控制逻辑等组成。在数据交换过程中，DMA接口的功能有：（1）向CPU提出总线请求信号；（2）当CPU发出总线响应信号后，接管对总线的控制；（3）向存储器发地址信号（并能自动修改地址指针）；（4）向存储器发读/写等控制信号，进行数据传送；（5）修改字计数器，并根据传送字数，判断DMA传送是否结束；（6）发DMA结束信号，向CPU申请程序中断，报告一组数据传送完毕。DMA工作过程流程如图所示。
DMA请求23
7 AD1 DMA响应发送主存地址传送一个字修改地址指针和字计数器测试传送是否结束？是DMA结束否
七、设计题（共10分）
答：
（1）主存地址空间分配。（2分）
A15 ? A11 ? A7 ? ? A0
1111111111111111??1111100000000000??最大4K 2K×8位ROM 2片
1111011111111111?1111000000000000??1110111111111111??相邻4K 4K×4位RAM 2片
1110000000000000?0000000000000000??0001111111111111??最小16K 8K×8位RAM 2片（2）根据主存地址空间分配
0010000000000000?0011111111111111??最大4K地址空间为系统程序区，选用2片2K×8位ROM芯片；（1分） 相邻的4K地址空间为系统程序工作区，选用2片4K×4位RAM芯片；（1分） 最小16K地址空间为用户程序区，选用2片8K×8位RAM芯片。（1分） （3）存储芯片的片选逻辑图（5分）
+5VG1YG7&2AGMREQ2B&A15C&&A14BY11AAY&130A12A11A10A0CPU8K×8位8K×8位4K×4位4K×4位2K×8位2K×8位RAMRAMRAMRAMROMROMD7D4D3D0WR
A14G1Y5A&15G2AMREQAG2B13CY4A12BA11AA10A9A0A10A0A9A0A9A02K?8位1K?4位1K?4位ROMRAMRAMDD7D0D7D4D3D70D4D3D0WR 计算机组成原理试题（二）答案
一、选择题
1. B 2. B 3. D 4. B 5. A 6. C 7. C 9. B 10. D 11. C 12. C 13. C 14. B 15. C 17. B 18. C 19. A 20. B 二、填空题
1.硬件 系统软件 应用软件2数据 地址控制 3 +15 -16 4.触发器 电容散 异步 6间址 执行 中断 结构 数据 控制 7直接映射 全相连 组相连
C 16. D 5集中 分 8.