三、简答题
1指令是计算机执行某种操作的命令，也就是常说的机器指令。一台机器中所有机器指令的集合，称这台计算机的指令系统。
2答：一次程序中断大致可分为五个阶段。中断请求（1分）中断判优（1分）中断响应（1分）中断服务（1分）中断返回（1分） 四、应用题
1解：先通过主频求出时钟周期，再求出机器周期和平均指令周期，最后通过平均指令周期的倒数求出平均指令执行速度。计算如下：
时钟周期=1/8MHz=0.125×10-6 =125ns 机器周期=125ns×2=250ns
平均指令周期=250ns×2.5=625ns 平均指令执行速度=1/625ns=1.6MIPS
当参数改变后：机器周期= 125ns×4=500ns=0.5μs 平均指令周期=0.5μs×5=2.5μs 平均指令执行速度=1/2.5μs=0.4MIPS
结论：两个主频相同的机器，执行速度不一定一样。
2 （1）在中断处理次序改为D > A > C > B后，每个中断源新的屏蔽字如表所示。（5分）
（2）根据新的处理次序，CPU执行程序的轨迹如图所示（5分）
∴ [A]补 = 0,0001111，[B]补
+ [-B]
3解：∵ A = +15 = +0001111，B = +24 = +0011000 补 = 0,0011000，[-B]补 = 1,1101000 则[A-B]补 = [A]补 = 0,0001111 +1,1101000 = 1,1110111 ∴
补 = 1,1110111 -B = -0001001 = -9 4 1)地址指令格式为（2分）
2)
[A-B]
故 A
（2
分）
2) 0~8191 8192~16383 16384~24575 24576~32767 32768~40959 40960~49151 49152~57343 57344~65535
3）如果地址线A13与CPU断线，并搭接到高电平上，将会出现A13恒为“1”的情况。此时存储器只能寻址A13=1的地址空间，A13=0的另一半地址空间将永远访问不到。若对A13=0的地址空间进行访问，只能错误地访问到A13=1的对应空间中去。
计算机组成原理试题（三）答案
一． 选择题
1.D 2. A 3. B 4. A 5. B,C 6. D 7. D 8. D 9. C 10. B 11. B 12. B 13. A 14. C 15. A 16. C,D 17. C 18. A 19. C 20. B 二． 填空题
20
1. A.运算器 B.控制器 C.存储器 2. A.系统程序 B.应用程序 C.系统程序 3. A.2 B.8
30
位(1个字节) C.24. A.cache B.主存
5. A.单字长 B.半字长 C.双字长 6. A.并行 B.串行 C.复用 7. A.处理器 B.指令和程序 8. A.SCSI B.IEEE1394 三． 简答题
1. 包括：数据传送指令、算术运算指令、逻辑运算指令、程序控制指令、输入输出指令、堆栈指令、字符串
指令、特权指令等。
2. 闪速存储器是高密度、非易失性的读/写半导体存储器。从原理上看，它属于ROM型存储器，但是它又可
随机改写信息；从功能上看，它又相当于RAM，所以传统ROM与RAM的定义和划分已失去意义。因而它是一种全新的存储器技术。 闪速存储器的特点：（1）固有的非易失性 （2）廉价的高密度（3）可直接执行（4）固态性能 3.（1）水平型微指令并行操作能力强、效率高、灵活性强，垂直型微指令则较差。 （2）水平型微指令执行一条指令的时间短，垂直型微指令执行时间长。
（3）由水平型微指令解释指令的微程序，具有微指令字比较长，但微程序短的特点，而垂直型微指令正好相反。
（4）水平型微指令用户难以掌握，而垂直型微指令与指令比较相似，相对来说比较容易掌握 4. 解：
（1） 在CPU内部设置的中断屏蔽触发器必须是开放的。
（2） 外设有中断请求时，中断请求触发器必须处于“1”状态，保持中断请求信号。 （3） 外设（接口）中断允许触发器必须为“1”，这样才能把外设中断请求送至CPU。 （4） 当上述三个条件具备时，CPU在现行指令结束的最后一个状态周期响应中断。 四． 应用题
1. 解：[X]补 = 0.1011 [X/2]补 = 0.01011 [X/4]补 = 0.001011 [－X]补 = 1.0101[Y] 补 = 1.1011 [Y/2]补 = 1.11011 [Y/4]补 = 1.111011 [－Y]补 = 0.0101
1515
2. 解：（1）定点原码整数表示时 最大正数：（2-1）10 = （32767）10最小负数：-（2-1）10=（-32767）10
-15-15
（2）定点原码小数表示时 最大正数：（1-2）10 最小负数：-（1-2）10
3. 证：因为 [x]补+[y]补=[x+y]补 令x = -y 代入，则有 [-y]补+[y]补=[-y+y]补 = [0]补 = 0 所以 -[y]补=[-y]补 4. 解：（1）芯片1K×4位，片内地址线10位（A9--A0 ），数据线4位。芯片总数16K×16/（1K×4）=64片
（2）存储器容量为16K，故地址线总数为14位（A13─A0），其中A13A12A11A10通过 4：16译码器产生片选信号CS0─CS15 。
A9─A0 CS15 4位 CS1 CS0 4位 。。。。 1K×4 1K×4 4位 4位 CS0 CS1 CS15 D15—D0 ?? 4：16 译码器
A13 A12 A11 A10
图C8.2
5. 解：中断接口中有四个标志触发器：
（1）准备就绪的标志（RD）：一旦设备做好一次数据的接受或发送，便发出一个设备动作完毕信号，使
RD标志置“1”。在中断方式中，该标志用作为中断源触发器，简称中断触发器。 （2）允许中断触发器（EI）：可以用程序指令来置位。EI为“1”时，某设备可以向CPU发出中断请求；
EI为“0”时，不能向CPU发出中断请求，这意味着某中断源的中断请求被禁止。设置EI标志的目的，就是通过软件来控制是否允许某设备发出中断请求。 （3）中断请求触发器（IR）：它暂存中断请求线上由设备发出的中断请求信号。当IR标志为“1”时，
表示设备发出了中断请求。 （4）中断屏蔽触发器（IM）：是CPU是否受理中断或批准中断的标志。IM标志为“0”时，CPU可以受
理外界的中断请求，反之，IM标志为“1”时，CPU不受理外界的中断。
6. 解：（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器AR，d为程序计数器PC （2）PC→AR→主存→缓冲寄存器DR → 指令寄存器IR → 操作控制器 （3）存储器读：M → DR → ALU → AC 存储器写：AC → DR → M
7. 解：DMA直接内存访问方式是一种完全由硬件执行I/O交换的工作方式。DMA控制器从CPU完全接管对总线的
控制，数据交换不经过CPU而直接在内存和I/O设备间进行。
8. 解：扇区总数 = 60 × 60 × 75 = 270000 模式1存放计算机程序和数据，其存储容量为270000 × 2048 /1024 /1024 = 527MB
计算机组成原理试题（四）答案
一. 选择题：
1.C 2.C 3.B 4.A 5.D 6.C 7.B 8.B 9.B 10.A 11.A 12.B 13.C 14.B 15.A 16.A 17.B 18.C 19.C 20C 二. 填空题：
1030
1. A.系统软件 B.应用软件 C.系统软件 2. A.4 B.7 3. A.2 B.24.A.精简指令系统计算机 B.复杂指令系统计算机
5.A.存取时间 B.存储周期 C.存储器带宽 6.A.字向 B.位向 7.A.顺序寻址方式 B.跳跃寻址方式
8.A.地址线 B.数据线 C.控制线 9.A.时序信号 B.取指令 三. 简答题：
1. 时间上讲，取指令事件发生在“取指周期”，取数据事件发生在“执行周期”。从空间上讲，从内存读出
的指令流流向控制器（指令寄存器）。从内存读出的数据流流向运算器（通用寄存器）。
2. 指令周期是完成一条指令所需的时间。包括取指令、分析指令和执行指令所需的全部时间。机器周期也
称为CPU周期，是指被确定为指令执行过程中的归一化基准时间，通常等于取指时间（或访存时间）。时钟周期是时钟频率的倒数，也可称为节拍脉冲或T周期，是处理操作的最基本单位。一个指令周期由若干个机器周期组成，每个机器周期又由若干个时钟周期组成。
3. (1)外设发出DMA请求（2）CPU响应请求，DMA控制器从CPU接管总线的控制（3）由DMA控制器执行数
据传送操作4）向CPU报告DMA操作结束。
主要优点是数据数据速度快
4. 寄存器-寄存器型执行速度最快,存储器-存储器型执行速度最慢。因为前者操作数在寄存器中，后者操作
数在存储器中，而访问一次存储器所需的时间一般比访问一次寄存器所需时间长。
四. 应用题
1. 原码 11110001 反码 10001110 补码 10001111 移码 00001111 2.（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H
５ ）10=（162.A）16 （2）3.（1）（354 ８（354 ５８ ）10=（101100010.1010）2
（3）（354 ５（354 ５８ ）10=（542.5） （4）８ ）10=（001101010100.011000100101）BCD
-111111
111111
4. 最小值2×0.00000001 最大值2×0.11111111
x
5. 设地址线x根，数据线y根，则 2·y=64K×2 若 y=1 x=17 y=2 x=16 y=4 x=15
y=8 x=14
因此，当数据线为1或2时，引脚之和为18 共有2种解答
6. 每个字符格式包含十个位，因此字符传送速率 4800波特/10=480字符/秒 每个数据位时间长度T=1/4800=0.208ms 数据位传送速率8×480=3840位/秒
18
7. (2×8）/（32k×8）=8，故需8个模块 (32k×8）/（4k×4）=16，故需16片芯片共需8×16=128片
芯片
为了选择各模块，需使用3:8译码器 即3根地址线选择模条。 8．中断处理过程流程图如图C2.1所示。
计算机组成原理试题（五）答案
一、选择题 （每小题选出一个最合适的答案，每小题2分，共20分）
1、D 2、B 3、A 4、A 5、B 6、A 7、B 8、B 9、D 10、D 二、名词解释（每小题4分，共20分）
1． 全相联映像：就是让主存中的任何一个块均可以映像装入到Cache中任何一个块的位置上。 2． 指令系统：是指一台计算机的所有指令的集合。
3． 指令周期：是指从取指令、分析取数到执行完该指令所需的全部时间。
CPU周期：也叫机器周期，通常把一个指令周期划分为若干个机器周期，每个机器周期完成一个基本操作。 4． 向量中断：是指那些中断服务程序的入口地址是由中断事件自己提供的中断。
5． 微指令：是指控制存储器中的一个单元的内容，即控制字，是若干个微命令的集合。 三、改错题（在下列各小题的表述中均有错误，请改正。每小题3分，共12分）
1、在中央处理器中，运算器可以向控制器发出命令进行运算操作。改为：在中央处理器中，控制器可以向运算器发出命令进行运算操作。
2、在单处理机总线中，相对CPU而言，地址线和数据线一般都为双向信号线
改为：在单处理机总线中，相对CPU而言，地址线为单向信号和数据线一般都为双向信号线 3、多重中断方式，是指CPU同时处理多个中断请求
改为：多重中断是指具有中断嵌套的功能，CPU在响应较低级别的中断请求时，如果有更高级别的中断请求，CPU转去响应更高级别中断请求。 4、在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“请求”信号的撤消又导致“回答”信号的撤消
改为：在“半互锁”异步通信方式中，“请求”信号的撤消取决于“回答”信号的来到，而“回答”信号的撤消由从设备自己决定。
四、简答题（每小题5分，共15分） 1． 000 XXX YYY ZZZ 。。。
101 XXX YYY ZZZ 110 000 YYY ZZZ 。。。
110 111 YYY ZZZ
2．
3．相同点：都是能在不需要CPU干预下实现外设和内存间的数据交换（2分）
不同点：1）DMA控制器是通过专门设计的硬件控制逻辑来实现对数据传递的控制，而通道具有自己的指令和程序，是一个有特殊功能的处理器2）DMA仅能控制一台或几台同类设备，而通道能控制多台同类或不同类设备 五、计算题（10分）
解题要领：首先要转化为 ，然后进行列算式计算。没有转化，但会列算式，且最后结果正确给7分。 六、设计题（第一小题12分，第二小题11分，共23分） 1 、（1）a为MDR,b为IR,c为MAR,d为PC (2) 取指令的数据通路：PC→MAR→MM→MDR→IR (3) 数据从主存取出的数据通路（设数据地址为X）X→MAR→MM→MDR→ALU→AC 数据存入主存的数据通路（设数据地址为Y）Y →MAR,AC→MDR→MM
2 、 （1）共需8片（5分） （2）如下逻辑图（6分）
36