四. 应用题
1. 若机器字长36位，采用三地址格式访存指令，共完成54种操作，操作数可在1K地址范围内寻找，画出该机器的指令格式。
解：操作码需用6位，操作数地址码需用10位。格式如下
6 10 10 10
OP D1 D2 D3
OP:操作码6位
D1 ：第一操作数地址，10位
D2 ：第二操作数地址，10位
D3 ：第三操作数地址，10位
2． 指令格式如下所示，其中OP为操作码，试分析指令格式特点： 15 10 7 4 3 0 OP
3．某机指令格式如图所示：
OP X D 15 10 9 8 7 0 图中X为寻址特征位，且X=0时，不变址；X=1时，用变址寄存器X1进行变址；X=2时，用变址寄存器X2进行变址；X=3时，相对寻址。设（PC）=1234H，（X1）=0037H, (X2)=1122H，请确定下列指令的有效地址（均用十六进制表示，H表示十六进制） (1)4420H (2)2244H (3)1322H (4)3521H (5)6723H 解：（1）0020H （2）1166H （3）1256H （4）0058H （5）1257H
4. 指令格式如下所是，其中OP为操作码字段，试分析指令格式特点。
15 10 7 4 3 0 OP ---------- 源寄存器 基址存储器 位移量（16位）
源寄存器 目标寄存器 5．某计算机字长16位，主存容量为64K字，采用单字长单地址指令，共有64条指令，试采用四种寻址方式（立即、直接、基值、相对）设计指令格式。
解：64条指令需占用操作码字段（OP）6位，这样指令余下长度为10位。为了覆盖主存64K字的地址空间，设寻址模式（X）2位，形式地址（D）8位，其指令格式如下： 15 10 9 8 7 0
OP X D 寻址模式定义如下：
X= 0 0 直接寻址 有效地址 E=D（256单元） X= 0 1 间接寻址 有效地址 E= (D）（64K） X= 1 0 变址寻址 有效地址 E= (R)＋D （64K）
X= 1 1 相对寻址 有效地址 E=（PC）＋D （64K） 其中R为变址寄存器（16位），PC为程序计数器（16位），在变址和相对寻址时，位移量D可正可负。
6. 指令格式结构如下所示，试分析指令格式特点。
15 12 11 9 8 6 5 3 2 0 OP 寻址方式 寄存器 寻址方式 寄存器 源地址 目标地址 7．假设机器字长16位，主存容量为128K字节，指令字长度为16位或32位，共有128条指令，8个通用寄存器，设计计算机指令格式，要求对内存有直接、立即数、相对、基值、间接、变址六种寻址方式。
解：由已知条件，机器字长16位，主存容量128KB/2 = 64K字，因此MAR = 16位，共128
条指令，故OP字段占7位。采用单字长和双字长两种指令格式，其中单字长指令用于
算术逻辑和I/O类指令，双字长用于访问主存的指令。 15 9 5 4 3 2 0 OP R1 R2
15 9 8 6 5 3 2 0
OP X R2 D 寻址方式由寻址模式X定义如下： X = 000 直接寻址 E = D（64K） X = 001 立即数 D = 操作数
X = 010 相对寻址 E = PC + D PC = 16位 X = 011 基值寻址 E = Rb + D ，Rb =16 位 X = 100 间接寻址 E = （D）
X = 101 变址寻址 E = RX + D ，RX = 16位
第五章
一、选择题
1. CPU主要包括______。
A.控制器
B.控制器、 运算器、cache
C.运算器和主存 D.控制器、ALU和主存 2. 在CPU中，跟踪后继指令地指的寄存器是______。
A.指令寄存器 B.程序计数器 C.地址寄存器 D.状态条件寄存器 3. Intel80486是32是______位微处理器。
Ａ．16 Ｂ．32 Ｃ．48 Ｄ．64 4. 在CPU中当前正在执行的指令的寄存器是______。
A.主存地址寄存器 B.程序计数器 C.指令寄存器 D.状态条件寄存器 5. 下面描述RISC机器基本概念中，正确的表述是______
A.RISC机器不一定是流水CPU B.RISC机器一定是流水CPU
C.RISC机器有复杂的指令系统 D.其CPU配备很少的通用寄存器 6. 指令周期是指______。
A．CPU从主存取出一条指令的时间 B．CPU执行一条指令的时间 C．CPU从主存取出一条指令加上执行这条指令的时间 D．时钟周期时间 7. 同步控制是______。
A．只适用于CPU控制的方式 B．只适用于外围设备控制的方式 C．由统一时序信号控制的方式 D．所有指令控制时间都相同的方式 8. 微程序控制器中，机器指令与微指令的关系是______。
A．每一条机器指令由一般微指令编成的微程序来解释执行 B．每一条机器指令由一条微指令来执行
C．一段机器指令组成的程序可由一条微指令来执行 D．一条微指令由若干条机器指令组成
9. 在下述指令中，______指令包含的CPU周期数最多。
A. CLA B. ADD 30 C. STA 1 31 D. JMP 21 10. 以下叙述中正确描述的句子是：______。
A．同一个CPU周期中，可以并行执行的微操作叫相容性微操作 B．同一个CPU周期中，不可以并行执行的微操作叫相容性微操作 C．同一个CPU周期中，可以并行执行的微操作叫相斥性微操作 D．同一个CPU周期中，可以串行执行的微操作叫相斥性微操作
11. 流水CPU 是由一系列叫做“段”的处理线路所组成，和具有m个并行部件的CPU相比，
一个 m段流水CPU______。 A．具备同等水平的吞吐能力 B．不具备同等水平的吞吐能力 C．吞吐能力大于前者的吞吐能力 D．吞吐能力小于前者的吞吐能力 12．为确定下一条微指令的地址，通常采用断定方式，其基本思想是______。
A、用程序计数器PC来产生后继微指令地址 B、用微程序计数器μPC来产生后继微指令地址
C、通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微
指令地址
D、通过指令中指定一个专门字段来控制产生后继微指令地址
二、填空题
1．操作控制器的功能是根据指令操作码和A.______，产生各种操作控制信号，从而完成B.______和执行指令的控制。
2．RISC机器一定是A._______CPU,但后者不一定是RISC机器,奔腾机属于B.______机器。 3. 多媒体CPU是带有A.______技术的处理器。它是一种B.______技术，特别适合于图像数据处理。
4．微程序设计技术是利用A.______方法设计B.______的一门技术。具有规整性、可维护 性、C .______等一系列优点。
5．一个较完善的指令系统应包含A. ______类指令，B. ______类指令，C. ______类指令，程序控制类指令，I/O类指令，字符串类指令，系统控制类指令。 6．硬布线器的设计方法是：先画出A. ______流程图，再利用B. ______写出综合逻辑表达
式，然后用C. ______等器件实现。
7．CPU从A. ______取出一条指令并执行这条指令的时间和称为B. ______。由于各种指令
的操作功能不同，各种指令的指令周期是C. ______。 8．指令系统是表征一台计算机性能的重要因素，它的A. ______和B. ______不仅影响到机
器的硬件结构，而且也影响到C. ______。 9．当今的CPU 芯片除了包括定点运算器和控制器外，还包括A. ______，B. ______ 运
算器和C. ______管理等部件。
10．RISC指令系统的最大特点是：A. ______、B. ______、C. ______种类少。只有取数 /
存 数指令访问存储器。
11．并行处理技术已成为计算计技术发展的主流。它可贯穿于信息加工的各个步骤和阶段。
概括起来，主要有三种形式A. ______并行；B. ______并行；C. ______并行。
12．流水CPU是以A. ______并行性为原理构造的处理器，是一种非常B. ______的并行技
术。目前的C. ______微处理器几乎无一例外的使用了流水技术。 13．硬布线控制器的基本思想是:某一微操作控制信号是A.______译码输出,B.______信号
和状态条件信号的逻辑函数。
1. A.时序信号 B.取指令。 3. A.MMX B.多媒体扩展结构。
5．A.数据传送 B.算术运算 C.逻辑运算。 7．A.存储器 B.指令周期 C.不相同的。 9．A. Cache B. 浮点 C. 存储
11．A.时间 B.空间 C.时间 + 空间并行
三、简答题
1. 请说明指令周期、机器周期、时钟周期之间的关系。
答：指令周期是指取出并执行一条指令的时间，指令周期常常用若干个CPU周期数来表示，
CPU周期也称为机器周期，而一个CPU周期又包含若干个时钟周期（也称为节拍脉冲或T周期）。
2. 指令和数据均存放在内存中，计算机如何从时间和空间上区分它们是指令还是数据。 3.简述CPU的主要功能。
答：CPU主要有以下四方面的功能：
（1）指令控制 程序的顺序控制，称为指令控制。
（2）操作控制 CPU管理并产生由内存取出的每条指令的操作信号，把各种操作信号送往相应部件，从而控制这些部件按指令的要求进行动作。 （3）时间控制 对各种操作实施时间上的控制，称为时间控制。
（4）数据加工 对数据进行算术运算和逻辑运算处理，完成数据的加工处理。 4．什么是RISC？RISC指令系统的特点是什么？ 5. 什么是CISC？CISC指令系统的特点是什么？
答：CISC是复杂指令系统计算机的英文缩写。其特点是： （1） 指令系统复杂庞大，指令数目一般多达2、3百条。 （2） 寻址方式多 （3） 指令格式多
（4） 指令字长不固定
（5） 可访存指令不加限制 （6） 各种指令使用频率相差很大 （7） 各种指令执行时间相差很大 （8） 大多数采用微程序控制器
四. 应用题
1. CPU结构如图所示，其中一个累加寄存器AC，一个状态条件寄存器和其它四个寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。 (1) 标明图中四个寄存器的名称。
(2) 简述指令从主存取到控制器的数据通路。
(3) 数据在运算器和主存之间进行存/取访问的数据通路。
图B5.1
答：（1）a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器，
d为程序计数器PC
（2）主存 → 缓冲寄存器DR → 指令寄存器IR → 操作控制器
（3）存储器读：M → DR → ALU → AC； 存储器写：AC → DR → M
2．图B5.2所示的处理机逻辑框图中，有两条独立的总线和两个独立的存贮器。已知指令存
贮器IM最大容量为16384字（字长18位），数据存贮器DM最大容量是65536字（字长16位）。各寄存器均有“打入”（Rin）和“送出”（Rout）控制命令，但图中未标出。
图B5.2
设处理机格式为： 17 10 9 0
OP X 加法指令可写为“ADD X（R1）”。其功能是（AC0） + （（Ri） + X）→AC1，其中（（Ri）+ X）部分通过寻址方式指向数据存贮器，现取Ri为R1。试画出ADD指令从取指令开