一、 回答问题 1、
叙述摩尔定律；
答：不断提高产品的性能价格比是微电子技术发展的动力，集成电路芯片的集成度每三年提高4倍，而加工特征尺寸缩小 2 倍，这就是摩尔定律。 2、
简述门阵列与FPGA异同；？？？？？？？？
答：FPGA是现场可编程门阵列。 3、
画图说明FPGA的开发流程；
答：系统规范，模块设计（系统设计规范），设计输入（HDL语言描述IP核），功能仿真（输入设计文件.v。vhd），综合（时序、面积、功耗约束，工艺库），布局布线（I/O指派，布局布线约束），时序验证（反标注文件.sdf），配置下载。 4、
解释在FPGA设计过程中“库”的作用；
答:Verilog设计文件中所有模块和UDPs（用户定义元语）必须被编译到一个或多个设计库中。Modelsim系统中设计库含有以下信息：可重指定执行代码，调整信息和从属信息等。该库设计分为两类：一类是资源库，另一类是工作库。资源库是一个典型的静态库，用于存储第三方提供的已编译好的参考设计，可用作设计源文件的一部分。用户可以创建自己的资源库，也可以直接使用其他设计组或第三方（如器件厂家）提供的资源库。设计库是一个目录或存档文件，用于存储
当前设计单元的编译结果，当更新设计并冲编译时，工作库内容即被修改。工作库中设计单元的编译结果，当更新设计并重编译时，工作库内容即被修改。工作库中的设计单元由Verilog模块、UDPs和System C模块等组成。默认情况下，设计库以目录的结构来存储，其内的每个设计单元存储为一个子目录，也可以使用vlib命令的-archive参数创建存档文件，将设计库配置成一个存档文件方式。 5、
FPGA器件中专用时钟引脚的作用是什么；与其它引脚的区别
是什么；
答：引入外部全局时钟，其与每一个LE或CLB相连。 6、
为什么芯片的功耗与信号的翻转率（高低电平转换的次数）有
关；
答：高低电平转换的次数和电容的充放电的次数有关，在电压一定的时候，电容的充放电与充电电流有关，而电流的大小与芯片的功耗有关，所以，芯片的功耗与信号的翻转率。 7、
什么叫综合；
答：综合实际上是根据设计功能和实现核设计的约束条件（如面积、速度、功耗和成本等），将设计描述（如HDL文件、原理图等）变换成满足要求的电路设计方案，该方案必须同时满足预期功能和约束条件。
8、 对于一个给定的设计（或者自己设计好的电路）如何选择FPAG
器件；
答：在选择FPGA器件时，应该考虑以下几个问题：
（1） 可配置逻辑块：虽然大多数的FPGA有类似的逻辑块，但是它
们之间有一些区别。根据设计需要选择合适结构的FPGA。 （2） 可配置逻辑块数目：它决定了所能容纳的设计的逻辑门数。 （3） I/O管脚的数量和类型：根据设计需要，选择合适数目的I/O管
脚，了解多少是通用的I/O管脚，有多少特殊用途的I/O管脚，如全局时钟输入、复位信号、下载管脚信号等。
（4） 嵌入式IP核：所选择的器件中是否包含了你设计中需要的IP
核，如是否包含了锁相环核、DSP核、SDRAM控制器，有多大的RAM等。充分使用这些IP核可以提高设计效率。 （5） FPGA器件的编程方式：选择反熔丝、Flash还是SRAM？综合
评定设计需求，如是否需要安全、低功耗、非易失性，根据需要选择合适的FPGA。
（6） FPGA的工作温度：所设计的FPGA工作温度满足标准是工业
标准、军用标准还是商业标准。
（7） FPGA的工作速度：每个FPGA厂家在同一种FPGA中，提供
不同速度的FPGA型号，速度越高，价格越贵。因此，在选定了某个类型的FPGA后，还需要考虑同一FPGA中选择哪一中速度的FPGA。
9、 异步时钟域进行数据交换时为什么要用FIFO；
答：异步电路的设计会导致亚稳态现象（就是不稳定的状态，介于低电平0和高电平1之间，或者经过震荡到达1或0的稳态。）的出现，就是说信号在不同的时钟区域中传递时，会有不稳定的信号产生。 同步多个信号时，最好使用FIFO结构。一个异步的FIFO设计可以按照下图的结构实现。由于异步FIFO的读/写时钟不同，因此，将读地址、写地址分别用两个模块实现，这两个模块中分别只有一个时钟。FIFO用双端口RAM实现。根据读写地址判断的空满条件模块CMP，包括了读/写两个时钟。
FIFO （Dual RAM） FIFO FIFO rd_clk wr_clk wr_addr rd_addr
cmp 写地址 读地址 rd_en wr_en
10、一次性FPGA与可反复编程的FPGA的主要区别是什么； 答：一次性FPGA采用反熔丝技术，只能进行一次编程。可反复编程的FPGA采用了基于SRAM工艺的查找表结构或Flash。
11.FPGA的内部包括哪些部分，每个部分的作用；
答：（1）可编程输入/输出单元（IOB）：它是芯片与外界电路的接口部分，完成不同电器特性下对输入输出信号的驱动和匹配要求。 （2）可配置逻辑块（CLB）：CLB是FPGA内的基本逻辑单元。 （3）数字时钟管理模块（DCM）：为FPGA提供数字时钟管理。 （4）嵌入式块RAM（BRAM）
（5）丰富的布线资源：布线资源连同FPGA内部的所有单元，而连接线的长度和工艺决定着信号在连接线上的驱动能力和传输速度。 （6）底层内嵌功能单元：内嵌功能模块主要指DLL，PLL，DSP和CPU等软处理核。
12、FPGA的工作原理是什么；
答;FPGA器件结构非常类似于ASIC，但是FPGA芯片没有任何定制的掩模层，设计人员可以对其进行设计输入和仿真，最后用专用软件将设计转换成一串二进制比特，形成配置文件。这个配置文件描述了需要完成设计的FPGA芯片的连接关系。最后，通过计算机将配置文件下载到FPGA或配置芯片对其进行配置。