好处：增加CPU与总线之间的传输效率，减少系统总线的负担 2.将系统总线通过IPO（输入输出处理器）分成主存总线和I/O总线 好处：减少I/O的负担
3.将系统总线通过DMA总线分成主存总线和I/O总线， 好处：增加I/O的效率
多总线结构： 1.增加一个本地总线来连接CPU于Cache
优势：将CPU于I/O交流分离
2.增加一个高速I/O总线来连接一个高速的设备 优势：增加I/O的效率
例题：
1. 假设一个同步总线的时钟频率为50MHz，总线宽度为32位，每个时钟周期传送一个数据， 该总线的带宽为多少？若要将该总线的带宽提高一倍，有哪几种方案？
不考虑命令以及地址的传输：32bit*50MHz=200MB/s
想要将带宽提高一倍，可以考虑增加总线宽度为64位，或者将始终频率增加一倍
2. 一个32位的微处理器，它有16位的外部数据总线，由40MHz输入时钟驱动。假设一个 总线事务需要的最短时间等于4个输入时钟周期，这个处理器可能维持的最大数据传输 率是多少？如果将它的外部数据总线扩展为32位，那么该总线的最大数据传输率提高 到多少？这种措施与加倍外部处理器总线时钟频率的措施相比，哪种更好？
解：一个总线事务需要的最短时间为4个输入时钟周期，说明其中3个用来传送其他信息，1个用来传输数据。
假设一个总线事务消耗了n个 时钟周期，那么最大传输率为： (n-3)*16bit/n*40MHz=80(n-3)n MB/s 例如当n=16的时候，就是65MB/s
若将外部数据总线扩展为32位 则最大传输速率变成160（n-3)n MB/s
与加倍外部处理器总线时钟频率效果一样
3. VAX SBI总线采用分布式的自举裁决方案，总线上每个设备有唯一的优先级，而且有一 根独立的总线请求线REQ，SBI有16根这样的请求线（REQ0，…，REQ15），其中REQ0 优先级最高，请问最多可有多少个设备连到这样的总线上？为什么？
答：一共有16条线，其中一条设置总线忙，另外15条为请求线，则可以连接16个设备 4. 假设某存储器总线采用同步定时方式，时钟频率为50MHz，每个总线事务传输8个字， 每字4字节。对读操作，访问顺序是1个时钟周期接受地址，3个时钟周期等待存储器 读数，8个时钟周期用于传输8个字。对于写操作，访问顺序是一个时钟周期接受地址， 2个时钟周期延迟等待，8个时钟周期用于传输8个字，3个时钟周期恢复和写入纠错码。 对于以下访问模式，求出该存储器读写时在存储总线上的数据传输率。 a) 全部访问为连续的读操作。 b) 全部访问为连续的写操作。
c) 65%的访问为读操作，35%的访问为写操作。
解： a) 在一个总线事务中，一共需要1+3+8=12个时钟周期，所以数据传输率为4B*8/12*50MHz=133.3M/s
b) 在一个总线事务中，一共乣1+2+8+3=14个时钟周期，所以需要
4B*8/14*50MHz=114.3MB/S
c) 133.3*0.65+114.3*0.35=126.7MB/s
5. 假定在一个字长为32位的计算机系统中，存储器分别连接以下两种同步总线。 总线1是64位数据和地址复用的同步总线，能在1个时钟周期内传输一个64位的数据 或地址。支持最多连续8个字的存储器读操作和存储器写操作总线事务。任何一个读写 操作总是先用1个时钟周期传送地址，然后有2个时钟周期的延迟等待，从第4个时钟 周期开始，存储器准备好数据，总线以每个时钟周期2个字的速度传送，最多传送8个 字。
总线2是分离的32位地址和32位数据的总线。支持最多连续8个字的存储器读操作和 写操作总线事务，读操作的过程为：1个时钟周期传送地址，2个时钟周期延迟等待，
从第4个时钟周期开始，存储器准备好数据，总线以每个时钟周期一个字的速度传输最 多8个字；对于写操作，在第1个时钟周期内第1个数据字和地址一起传输，经过2个 时钟周期的等待延迟后，以每个时钟周期1个字的速度传输，最多传输7个余下的数据 字。
假设这两种总线的时钟频率都是100MHz，请问： a) 两种总线的带宽分别为多少？
b) 连续进行单个字的存储器读操作总线事务，两种总线的数据传输率分别为多少？ c) 连续进行单个字的存储器写操作总线事务，两种总线的数据传输率分别为多少？ d) 每次传输8个字的数据块，其中60%的访问是读操作总线事务，40%的访问是写操 作总线事务，两种总线的数据传输率分别是多少？
A) 非严格计算：总线1：每个时钟周期2个字，最大传输速率为2*32bit*100MHz=800MB/s
总线2:每个时钟周期1个字，400MB/s
B)读操作：对于总线1：一次读操作需要1+2+1=4个时钟周期 所以数据传输率为
1*32bit/4*100MHz=100MB/s 对于总线2：也是100MB/s
C)写操作：对于总线1，仍然为100MB/s
对于总线2，1*32/3*100MHz=133.3MB/s
D) 对于总线1：一次传输8个数据块需要1+2+4=7个时钟周期，读写是一样的，
所以数据传输率为8*32bit/7*100MHz=457.1MB/s
对于总线2：读：1+2+8=11个时钟周期 所以为8*32bit/11*100MHz
写：1+2+7=10个时钟周期 所以为8*32bit/10*100MHz
取下加权平均数....
6. 假定连接主存和CPU之间的同步总线具有以下特性：支持4字块和16字块（字长32位） 两种长度的块传输，总线时钟频率为200MHz，总线宽度为64位，每个64位数据的传送 需要1个时钟周期，向主存发送一个地址需要1个时钟周期，每个总线事务之间有2个
空闲时钟周期。若访问主存时最初4个字的存取时间为148ns，随后每读4个字的时间 为26ns，则在4字块和16字块两种传输方式下，该总线上传输512个字时的数据传输 率分别为多少？
解：时钟周期=1/200MHz=5ns
若一个总线事务传输4个字块: 需要1+（150）/5+2+2=35个周期 传输速率为4*32bit/35*200MHz=91.43MB/s
若一个总线事务传输16个字块，需要1+（150）/5+3*max(30/5,2)+2+2=53个周期 传输速率为16*32bit/53*200MHz=241.51MB/s
7. 与单总线相比，使用多总线有什么好处？
解：多总线结构有利于减少总线冲突和传输延迟，并将不同传输速率的设备分离，提高系统 的传输性能。
IX I/O 输入/输出
问：为什么不直接把外部I/O设备连接到总线
1.设备种类繁多，相应的操作方法繁多
2.很多I/O设备的数据传递很慢，如果连接到总线，会拖慢处理器或者主存的速度。 3.很多I/O设备的数据传递太快，使得主存或者处理器没有办法处理。 4.外部设备可能会使用不同的数据格式，不同的字长。 I/O模块
外部设备 种类：
1.人可读：显示器、打印机 2.机器可读：磁盘、磁带
位于外部设备与总线之间（桥梁作用）
3.用于通讯
同I/O模块的交互途径
控制与计时：
1.CPU与外部设备以一种非预期的方式进行交互。 2.一些资源得到共享。 1.控制信号 2.状态信号
两者连在控制逻辑上。 3.数据交换 缓冲区（8-16位）
例：从外部设备传输数据到处理器
1.处理器讯问I/O模块检查设备状态 2.I/O模块返回设备状态
3.如果准备好了，处理器通过对I/O模块的命令提出传送数据传输的要求 4.I/O模块从外部设备中获取数据 5.数据从I/O模块传送到处理器
I/O模块与处理器之间的通信：
1.解码 2.数据交换 3.状态报告 4.地址识别
I/O模块与外部设备之间的通信：
命令、状态、数据交换
数据缓冲以及检错。。 I/O模块的其他称呼：