寻址单元(Addressing Unit):
包含同样类型的几个位元
寻址模式:字(Byte) 更加常见/字节(Word)
先行后列
停止读写，集中刷新，会有一段时间停止工作：死区 不会出现死区但是时间过长 高效
存储阵列:线的复用 刷新:
集中刷新(Centralized Fresh) 分散刷新(Decentralized Fresh) 异步刷新(Asynchronous Fresh)
芯片的引脚:
Address/Data/Vcc(power supply)/Vss(ground pin)/CE(chip enable)/Vpp(program voltage) WE(write enable)/OE(output enable)/RAS(row address select)/CAS(column address select)
模块的扩展:字扩展/位扩展/字位扩展 位扩展：增加数据量。
地址线数量不变，数据线数量增加
例如：使用8个 4K*1的芯片来组成4K*8的芯片
字扩展：增加寻址空间 地址线数目增加 数据线数目不变
例如：使用 4个16K*8bit的芯片组成64K*8bit的主存
内存是字扩展
主存 = RAM + ROM 主存大小 = RAM 大小 其他的DRAM:
SDRAM(Synchronous DRAM,同步动态访问存储器):只允许在一个特定时刻传输 DDR SDRAM(Double-data-rate SDRAM,两倍速率SDRAM) Rambus DRAM/Cache DRAM
纠错: 奇偶校验:
奇校验: 校验位=所有位作异或后再与1异或 若1的个数为奇数，则校验码为0,
偶校验: 校验位=所有位异或 若1的个数为偶数，则校验码为0
出错条件：比较C’（新读出的校验码）与C’’（重新计算后得到的校验码）（作异
或），注意，与原先的数据无关。结果为1时，有奇数位出错，为0，没有出错或者偶数位出错。
优点:成本低
缺点:只能知道出错不能找出错误之处
海明码:分K组产生校验码
将一个M字节的数据分成K组，则有K位校验码 2^k>=M+k+1
规则：
1.将两次海明码作异或，若所有位上都是0，则没有 错误 2.若有一位是1，则海明码错误，不需要纠正
3.超过一位是1，根据相应规则可以判断哪一位出错，并纠正。
记8字节数 D=D8D7D6D5D4D3D2D1，它的四位校验码是C=C4C3C2C1
C1=D1⊕D2⊕D4⊕D5⊕D7 C2=D1⊕D3⊕D4⊕D6⊕D7 C3=D2⊕D3⊕D4⊕D7 C4=D5⊕D6⊕D7⊕D8
纠错码 1100 1011 1010 1001 1000 0111 0110 0101 0100 0011 0010 0001 数据位 D8
D7
D6
D5
C4
D4
D3
D2
C3
D1
C2
C1
记八字节的数,海明码为4位.
D8D7D6D5C4D4D3D2C3D1C2C1 包括校验码的12位的储存顺序
例1： D=01101010 使用偶校验
C1=D1⊕D2⊕D4⊕D5⊕D7=1 C2=D1⊕D3⊕D4⊕D6⊕D7=1 C3=D2⊕D3⊕D4⊕D8=0 C4=D5⊕D6⊕D7⊕D8=0 所以为011001010011
例2: 若取得时12位为0110 0 101 0 0 11
D’=01101010得到C’=0011 C’’=0011 S=C’’⊕C’=0000 所以没有出错
若取得时12位为0111 0 101 0 0 11
D’=0111 1010 C’=1010 C’‘=0011
S=C’’⊕C’=1001 所以第五位出错
SEC 只能纠错一位
SEC-DEC 增加一位校验码C5=D1⊕D2⊕D3⊕D5⊕D6⊕D8
如果有一位数据发生错误，则有三位的校验码将发生改变
CRC(Cyclic Redundancy Check,循环冗余校验码):
例子说明一切：
数据：100111。生成校验码 1001（x^3+1) 校验码 111
例题分析：
关于各种存储器的比较以及应用
1.说明下面概念间的区别 RAM和 ROM
RAM,随机访问存储器，可读可写，但是易失 ROM，只读存储器，只能读不能写，不具有易失性 两者的共同点都是半导体存储器 SRAM和SDRAM
SRAM 静态随机访问存储器，相对于动态的DRAM，不需要刷新电路来维持位元的状态
SDRAM是DRAM的一种，需要刷新来维持位元状态，但是相比普通的DRAM，它采用外部时钟与处理器同步，具有更高的数据传输速率 PROM、EPROM、和EEPROM
PROM， 可编程只读存储器，非易失，可以一次电写入，但之后无法修改
EPROM 可擦除可编程只读存储器，可以写入多次，但需要通过紫外光擦除整个芯片的信息，时间长，但是造价相对较低集成度高
EEPROM 电子EPROM,可以擦除单个字节，消耗时间相对较短，但是造价贵且集成度低 SDRAM和DDR
DDR是一种特殊的SDRAM，也采用外部时钟与处理器同步，但是与SDRAM相比，DDR允许在一个时钟周期内读/写两次数据，可以加快数据传输速率
2.传统的 RAM 组织成每芯片只有一位，而 ROM 通常组织成每芯片多位，请说明原因。
当RAM组织成每芯片只有一位时，所需要的地址线只要一根，这样有利于减少芯片的引脚数
和出错的概率，提高芯片的集成度。
与RAM相比，ROM容量相对较小，集成度要求较低，组成每个芯片多位可以减少芯片数
量，有利于降低成本。
3.假设采用分散式刷新，下图表示一个 DRAM 经由总线的读操作的简化时序，存取时间认为是由t1到t2.由t2到t3是刷新时间，此期间DRAM芯片必须再充电，然后处理器才能再次存取它们。