PCB布线的技巧及注意事项
电子产品越来越复杂和系统时钟频率、数据速率不断提高的趋势给PCB布线提出了严峻的挑战，相计，PCB布线面临信号完整性、串扰、振铃、EMI/EMC等大量问题，如何解决这些问题，如何掌握巧？电子工程专辑网站特别邀请了明导资讯中国代理奥肯斯北京科技有限公司高速系统专员李宝龙线技巧》的嘉宾主持，与工程师共同探讨解决之道。李先生精彩给工程师帮助很大，这里，我们刊针对这次研讨写出的总结文章，希望对工程师有所启发。
对于硬件电子产品设计者，面临的PCB设计越来越复杂。管脚越来越密的高级封装器件被使用，单密度不断提高，给布线带来更大的压力。同时，更多的工程师已经不满足自动布线器100%布通率能够进行电气规则约束布线，满足信号完整性要求。
从这次论坛提问可以看到，70%以上的工程师提问与信号完整性有关，包括了传输线分析、信号回串扰、拓朴和EMI/EMC等问题。此外，还问到可制造性、软件使用方面的问题。看来工程师门对高注的，相反，对于高密度布线好像并不是很关注。
这个好像和当前国内设计状况类似。很多高速设计还处在方案讨论阶段，或原型样机阶段。工程师观察到一些问题，如过冲、欠冲、振荡、串扰等问题。但是对整个高速问题的起因，对高速分析仿解，往往把高速数字电路设计和射频设计当做同样问题对待。我感觉实际高速分析中，时序分析也计中的一个关键却往往被忽略。除了分析外，为了减小传输线效应，缩小PCB面积，高密度设计实题。但在国内，由于担心串扰，开发周期或者调测方面的问题，往往采用多个单板，将设计密度降
作高速PCB设计，前仿真分析很关键，这些包括器件选择、模型编辑、信号分配、匹配策略和层叠真分析不能仅仅在原理图阶段，使用拓朴结构编辑，还必须使用PCB LAYOUT工具进行布局探测和估计实现难度和布线方法。同时对于分配好的平面层先作电源分割，安排好布线层的优先级，最大信号的跨分割。
完成原理图，一般工程师就迫不及待的开始PCB设计。我建议可以花一天或两天的时间检查一下原了后期，如果发现原理图设计有误，更改的代价就太大了。开始PCB设计，不要忙着布线，先好好验，PCB设计时间一般按照三三制分配，布局占1/3时间，布线占1/3，检查1/3。布局相当关键程师在布局同时，已经有了关键布线的规划。布局一般本着先大后小，先关键后次要，先放置有定位布局时，除了考虑布线质量，对测试，加工等问题也要考虑，权衡各方面因素。
手工布线现在还是大部分工程师的选择，因为很多人对自动布线的结果不是很满意。其实现在一些高自动布线已经相当智能化。自动布线，并不意味着全部交给工具去做，还有很多需要人干预的地方认为，网络分类(class)，布线优先级设置，布线规则是影响布通率和布线效果的主要因素。 有人也称PCB设计是从抽象概念到实际产品的转化。PCB设计实际是一项混合技术