华北水利水电学院 课程设计报告
数字电子技术课程设计
——60秒计时器
指导教师:姚淑霞、孙新娟
学院： 信息工程学院 班级： 电信120 姓名：李 晓（200912014）
秦超峰（200912029）
- 1 -
华北水利水电学院 课程设计报告
60秒倒计时器的设计
一、 设计要求与任务
1、学习调试电子电路，锻炼实际动手能力。
2、理解555定时器工作原理，制作60秒计时器。
二、设计原理
1、1秒的信号用555定时器产生
其中R1、R2都是51KΩ,电容为C1=C2=9μF.
2、60秒计数器可以由两块MSI计数器构成，一块十进制，一块六进制，组合起来就构成六十进制计数器。实验室可提供的MSI计数器有T213、T217、74LS90、74LS190、74LS192、74LS160等，在这里我采用74LS190设计，74LS190是十进制同步加法/减法计数器，具有直接清零、异步置数功能。
3、减法计数器的输出经过4511译码器译码之后，传给八段数码管，显示出60秒的各个状态。
4、60秒的一个循环由或门芯片74LS32完成。实现从60秒到0后重新回到60的功能
具体电路如下：
三、实验所用芯片介绍
- 2 -
华北水利水电学院 课程设计报告
1、555定时器 555定时器引脚图：
2、74LS190是双时钟方式的十进制可逆计数器。下面介绍74LS190的引脚图和74LS190的功能表。
图1 74LS190引脚图
可以根据74LS190的引脚图来实现硬件连接，图2中P0、P1、P2、P3分别为D0、D1、D2、D3，可以通过LD=0，给这四个引脚接高电平或低电平来实现置数，Q0、Q1、Q2、Q3为74LS190的输出端，可以直接接七段数码显示译码器。
根据表1中74LS190的功能表，当LD=1，CR=0，CPD=1时，如果有时钟脉冲加到CPU端，则计数器在预置数的基础上进行加法计数，当计到9（1001）时，CO端输出进位下降沿跳变脉冲；当LD=1，CR=0，CPU=1时，如果有时钟脉冲加到CPD端，则计数器在预置数的基础上进行减法计数，当计到0（0000）时，BO端输出借位下降沿跳变脉冲。
- 3 -
华北水利水电学院 课程设计报告
表1 74LS190功能表
- 4 -
华北水利水电学院 课程设计报告
3、译码器4511引脚图：
4511内部原理图
4、或门74LS32引脚图：
- 5 -