CMOS门电路
以MOS（Metal-Oxide Semiconductor）管作为开关元件的门电路称为MOS门电路。由于MOS型集成门电路具有制造工艺简单、集成度高、功耗小以及抗干扰能力强等优点，因此它在数字集成电路产品中占据相当大的比例。与TTL门电路相比，MOS门电路的速度较低。
MOS门电路有三种类型：使用P沟道管的PMOS电路、使用N沟道管的NMOS电路和同时使用PMOS和NMOS管的CMOS电路。其中CMOS性能更优，因此CMOS门电路是应用较为普遍的逻辑电路之一。 1. CMOS非门
图3-16所示是一个N沟道增强型MOS管TN和一个P沟道增强型MOS管TP组成的CMOS非门。
图3-16 CMOS非门电路 图3-17 CMOS与非门电路
两管的栅极相连作为输入端，两管的漏极相连作为输出端。TN的源极接地，TP的源极接电源。为了保证电路正常工作，VDD需要大于TN管开启电压VTN和TP管开启电压VTP的绝对值的和，即UDD> UTN+ |UTP|。当Ui=0V时，TN截止，TP导通，Uo≈UDD为高电平；当Ui=UDD时，TN导通，TP截止，Uo≈0V为低电平。因此实现了非逻辑功能。
CMOS非门除了有较好的动态特性外，由于CMOS非门电路工作时总有一个管子导通，所以当带电容负载时，给电容充电和放电都比较快。CMOS非门的平均传输延迟时间约为10ns。另外由于它处在开关状态下总有一个管子处于截止状态，因而电流极小，电路的静态功耗很低，一般为微瓦（mW）数量级。 2. CMOS与非门
图3-17所示为一个两输入端的CMOS与非门电路，它由两个串联的NMOS管和两个并联的PMOS管构成。每个输入端连到一个PMOS管和一个NMOS管的栅极。
当输入A、B均为高电平时，TN1和TN2导通，TP1和TP2截止，输出端为低电平；当输入A、B中至少有一个为低电平时，对应的TN1和TN2中至少有一个截止，TP1和TP2中至少由一个导通，输出F为高电平。因此，该电路实现了与非逻辑功能。 3. CMOS或非门
图3-18所示是一个两个输入端的CMOS或非门电路，它由两个并联的NMOS管和两个串联的PMOS管构成。每个输入端连接到一个NMOS管和一个PMOS管的栅极。或非门的逻辑符号如图3-19所示。
当输入A、B均为低电平时，TN1和TN2截止，TP1和TP2导通，输出L为高电平；只要输入端A、B中有一个为高电平，则对应的TN1和TN2中至少有一个导通，TP1和TP2中便至少有一个截止，使输出F为低电平。因此，该电路实现了或非逻辑功能。
图3-18 CMOS或非门电路 图3-19 或非门逻辑符号 4. CMOS三态门
图3-20所示是一个低电平使能控制的三态非门，从电路结构上看，该电路是在CMOS非门的基础上增加了NMOS管TN2和PMOS管TP2构成的。当使能控制端
=1时，TN2和TP2同时截止，输出F呈高阻状态；当使能控制端
=0时，TN2和TP2同时导通，非门正常工作，实现F=的功能。 与TTL三态门一样，CMOS三态门也可用于总线传输。
图3-20 CMOS三态门 5. CMOS传输门
图3-21(a)所示是一个CMOS传输门的电路图，它由一个NMOS管TN和一个PMOS管TP并联构成，其逻辑符号如图3-21(b)所示。图中，TN和TP的结构和参数对称，两管的源极连在一起作为传输门的输入端，漏极连在一起作为
输出端。TN的衬底接地，TP的衬底接电源，两管的栅极分别与一对互补的控制信号C和相接。
当控制端C=1（VDD），=0（0V）时，若输出电压Ui在0V～UDD范围内变化，则两管中至少有一个通导，输入和输出之间呈低阻状态，相当于开关接通，即输入信号Ui在0V～UDD范围内都能通过传输门。 当控制端C=0（0V），
=1（UDD）时，输入信号Ui在0V～UDD范围内变化，两管总是处于截止状态，输入和
输出之间呈高阻状态（107W），信号Ui不能通过，相当于开关断开。
由此可见，变换两个控制端的互补信号，可以使传输门接通或断开，从而决定输出端的模拟信号（0V～UDD之间的任意电平）是否能传送到输出端。所以，传输门实质上是一种传输模拟信号的压控开关。
由于MOS管的结构是对称的，即源极和漏极可以互换使用，因此，传输门的输入端和输出端可以互换使用，即CMOS传输门具有双向性，故又称为可控双向开关。
(a) (b)
图3-21 CMOS传输门及其逻辑符号 6. CMOS逻辑门电路的系列及主要参数 （1）CMOS逻辑门电路的系列
? ? ?
基本的CMOS—4000系列。 高速的CMOS—HC系列。
与TTL兼容的高速CMOS—HCT系列。
（2）CMOS逻辑门电路主要参数的特点
? 输出高电平UOH(min)=0.9UDD；输出低电平UOL(max)=0.01UDD。所以CMOS门电路的逻辑摆幅（即高低
电平之差）较大。
? 阈值电压Uth约为UDD/2。
? CMOS非门的关门电平UOFF为0.45UDD，开门电平UON为0.55UDD。因此，其高、低电平噪声容限均达0.45UDD。
? CMOS电路的功耗很小，一般小于1mW/门；
? 因为CMOS电路有极高的输入阻抗，故其扇出系数NO很大，可达到50。
CMOS逻辑门电路
CMOS逻辑门电路是在TTL电路问世之后 ，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件 。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件 ，以及PLD器件都采用CMOS艺制造，且费用较低。
早期生产的CMOS门电路为4000系列，随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。
MOS管结构图
MOS管主要参数：
1.开启电压VT
·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压； ·标准的N沟道MOS管，VT约为3～6V；
·通过工艺上的改进，可以使MOS管的VT值降到2～3V。
2. 直流输入电阻RGS
·即在栅源极之间加的电压与栅极电流之比 ·这一特性有时以流过栅极的栅流表示 ·MOS管的RGS可以很容易地超过1010Ω。
3. 漏源击穿电压BVDS
·在VGS=0（增强型）的条件下 ，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS ·ID剧增的原因有下列两个方面： （1）漏极附近耗尽层的雪崩击穿 （2）漏源极间的穿通击穿
·有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后
，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID
4. 栅源击穿电压BVGS
·在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。
5. 低频跨导gm
·在VDS为某一固定数值的条件下 ，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导
·gm反映了栅源电压对漏极电流的控制能力 ·是表征MOS管放大能力的一个重要参数 ·一般在十分之几至几mA/V的范围内
6. 导通电阻RON
·导通电阻RON说明了VDS对ID的影响 ，是漏极特性某一点切线的斜率的倒数 ·在饱和区，ID几乎不随VDS改变，RON的数值很大 ，一般在几十千欧到几百千欧之间
·由于在数字电路中 ，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似
·对一般的MOS管而言，RON的数值在几百欧以内
7. 极间电容
·三个电极之间都存在着极间电容：栅源电容CGS、栅漏电容CGD和漏源电容CDS ·CGS和CGD约为1～3pF ·CDS约在0.1～1pF之间
8. 低频噪声系数NF
·噪声是由管子内部载流子运动的不规则性所引起的
·由于它的存在，就使一个放大器即便在没有信号输人时，在输 出端也出现不规则的电压或电流变化
·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB） ·这个数值越小，代表管子所产生的噪声越小 ·低频噪声系数是在低频范围内测出的噪声系数
·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小