第6章 触发器
【6-1】已知由与非门构成的基本RS触发器的直接置“0”端和直接置“1”端的输入波形如图6.1所示，试画出触发器Q端和Q端的波形。
RdSdQQ图 6.1
解：
基本RS触发器Q端和Q端的波形可按真值表确定，要注意的是，当Rd和Sd同时为“0”时，Q端和Q端都等于“1”。Rd和Sd同时撤消，即同时变为“1”时，Q端和Q端的状态不定。见图6.1（b）所示，图中Q端和Q端的最右侧的虚线表示状态不定。
RdSdQ不定状态Q图6.1（b） 题6-1答案的波形图
【6-2】触发器电路如图6.2(a)所示，在图(b)中画出电路的输出端波形，设触发器初态为“0”。
QQRdSdQQRdSd (a) (b)
图6.2
解：
此题是由或非门构成的RS触发器，工作原理与由与非门构成的基本RS触发器一样，只不过此电路对输入触发信号是高电平有效。参照题6-1的求解方法，即可画出输出端的波形，见图6.2(c)。
RdSdQQ图6.2(c)
不定状态
【6-3】试画出图6.3所示的电路，在给定输入时钟作用下的输出波形，设触发器的初态为“0”。
“1”CPR1JC11KSYQZ
CP图 6.3
解：
见图6.3(b)所示，此电路可获得双相时钟。
CPQQYZ 图6.3(b)
【6-4】分析图6.4所示电路，列出真值表，写出特性方程，说明其逻辑功能。
D图6.4
CP
解：
1．真值表(CP=0时，保持；CP=1时，如下表）
Dn Qn Qn+1 0 0 0 0 1 0 1 0 1 1 1 1 n+1
n
2．特性方程Q=D
3．该电路为锁存器（时钟型D触发器）。CP=0时，不接收D的数据；CP=1时，把数据锁存，但该电路有空翻。
【6-5】试画出在图6.5所示输入波形的作用下，上升和下降边沿JK触发器的输出波形。设触发器的初态为“0”。
CPJK
图 6.5
解：
见图6.5(b)所示。
CPJKCPJKQQ
图6.5(b)
【6-6】试画出图P6.6(a)所示电路，在图6.6(b)给定输入下的Q端波形，设触发器初态为“0”。
1JQQCPDQCPDC11K (a) (b)
图6.6
解：
见图6.6(b)所示。
CPDQ
图6.6(b)
【6-7】根据特性方程，外加与非门将D触发器转换为JK触发器，应如何实现？若反过来将JK触发器转换为D触发器，应如何实现？
解：J-K触发器特性方程 Qn?1?JQn?KQn
D触发器特性方程 Qn?1?D
nnnnD触发器转换为J-K触发器 D?JQ?KQ?JQ?KQ 如图6.7（a）所示。 J-K触发器转换为D触发器 J?D，K?D 如图6.7（b）所示。
（a） （b）
图6.7
【6-8】电路如图6.8(a)所示，触发器为维持阻塞型D触发器，各触发器初态均为“0”。 1．在图(b)中画出CP作用下的Q0 Q1和Z的波形；
2．分析Z与CP的关系。
FF01DC1QQ01DC1RFF1QQQ1CPQ0Q1ZCP
Z
(a) (b)
图6.8
解：1、CP作用下的输出Q0 Q1和Z的波形如下图； 2、Z对CP三分频。
CPQ1Q2ZZ【6-9】电路如图6.9(a)所示，试在图(b)中画出给定输入波形作用下的输出波形，各触发器的初态均为“0”；根据输出波形，说明该电路具有什么功能？
FF0A1DC1Q
FF11DC1QFCP(a)
CPAF(b) 图6.9
解：输出波形图见图6.9(c)
CPAF图6.9(c)
【6-10】电路如图6.10所示，试在图(b)中画出给定输入波形作用下输出端Q0和Q1的波形，设各触发器的初态均为“0”。
FF0A1DC1RQQQ0CPFF11DC1QQQ1CPAQ0Q1 (a) (b)
图6.10
解：输出波形图见图6.10(c)
CPABC图6.10(c)
【6-11】电路如图6.11所示，试在图(b)中画出给定输入波形作用下输出端Q0 和Q1波形，各触发器的初态均为“0”。
FF0“1” 1JC11KRQQ 0CPFF11JC11KQQQ1CPAQ0Q1A“1” (a) (b)
图6.11
解：
见图6.11(b)所示。该电路A输入每出现一次下降沿，Q1端就输出一个宽度等于时钟周期的脉冲。
CPAQ0Q1
图6.11(b)
第7章 时序逻辑电路
【7-1】已知时序逻辑电路如图7.1所示，假设触发器的初始状态均为0。 (1 )写出电路的状态方程和输出方程。
(2) 分别列出X=0和X=1两种情况下的状态转换表，说明其逻辑功能。 (3) 画出X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形。
X1CP1JC11KQ11JC11KQ2Z图7.1
解：
1．电路的状态方程和输出方程