七、设计题（15分）
图2所示为双总线结构机器的数据通路，IR为指令寄存器，PC为程序计数器（具有自增功能），M为主存（受R/W#信号控制），AR为地址寄存器，DR为数据缓冲寄存器，ALU由加、减控制信号决定完成何种操作，控制信号G控制的是一个门电路。另外，线上标注有小圈表示有控制信号，例中yi表示y寄存器的输入控制信号，R1o为寄存器R1的输出控制信号，未标字符的线为直通线，不受控制。
① “ADD R2,R0”指令完成(R0)+(R2)→R0的功能操作，画出其指令周期流程图，假设该指令的地址已放入PC中。并在流程图每一个CPU周期右边列出相应的微操作控制信号序列。
② 若将（取指周期）缩短为一个CPU周期，请先画出修改数据通路，然后画出指令周期流程图。
6
本科生期末试卷（三）
一、选择题（每小题1分，共15分） 1 下列数中最小的数是（ ）。
A （101001）2 B （52）8 C （101001）BCD D （233）16
2 某DRAM芯片，其存储容量为512×8位，该芯片的地址线和数据线的数目是（ ）。
A 8，512 B 512，8 C 18，8 D 19，8
3 在下面描述的汇编语言基本概念中，不正确的表述是（ ）。
A 对程序员的训练要求来说，需要硬件知识 B汇编语言对机器的依赖性高
C用汇编语言编写程序的难度比高级语言小D汇编语言编写的程序执行速度比高级语言慢
4 交叉存储器实质上是一种多模块存储器，它用（ ）方式执行多个独立的读写操作。
A 流水 B 资源重复 C 顺序 D 资源共享 5 寄存器间接寻址方式中，操作数在（ ）。
A 通用寄存器 B 主存单元 C 程序计数器 D 堆栈 6 机器指令与微指令之间的关系是（ ）。
A 用若干条微指令实现一条机器指令 B用若干条机器指令实现一条微指令 C 用一条微指令实现一条机器指令D 用一条机器指令实现一条微指令 7 描述多媒体CPU基本概念中，不正确的是（ ）。
A 多媒体CPU是带有MMX技术的处理器 B MMX是一种多媒体扩展结构 C MMX指令集是一种多指令流多数据流的并行处理指令 D 多媒体CPU是以超标量结构为基础的CISC机器 8 在集中式总线仲裁中，（ ）方式对电路故障最敏感。 A 菊花链 B 独立请求 C 计数器定时查询
9 流水线中造成控制相关的原因是执行（ ）指令而引起。 A 条件转移 B 访内 C 算逻 D 无条件转移
7
10 PCI总线是一个高带宽且与处理器无关的标准总线。下面描述中不正确的是（ ）。
A 采用同步定时协议 B 采用分布式仲裁策略
C 具有自动配置能力 D 适合于低成本的小系统
11 下面陈述中，不属于外围设备三个基本组成部分的是（ ）。 A 存储介质 B 驱动装置 C 控制电路 D 计数器 12 中断处理过程中，（ ）项是由硬件完成。
A 关中断 B 开中断 C 保存CPU现场 D 恢复CPU现场 13 IEEE1394是一种高速串行I/O标准接口。以下选项中，（ ）项不属于IEEE1394的协议集。
A 业务层 B 链路层 C 物理层 D 串行总线管理 14 下面陈述中，（ ）项属于存储管理部件MMU的职能。 A 分区式存储管理 B 交换技术 C 分页技术
15 64位的安腾处理机设置了四类执行单元。下面陈述中，（ ）项不属于安腾的执行单元。
A 浮点执行单元 B存储器执行单元C 转移执行单元 D 定点执行单元 二、填空题（每小题2分，共20分）
1 定点32位字长的字，采用2的补码形式表示时，一个字所能表示的整数范围是（ ）。
2 IEEE754标准规定的64位浮点数格式中，符号位为1位，阶码为11位，尾数为52位，则它能表示的最大规格化正数为（ ）。 3 浮点加、减法运算的步骤是（ ）、（ ）、（ ）、（ ）、（ ）。
4 某计算机字长32位，其存储容量为64MB，若按字编址，它的存储系统的地址线至少需要（ ）条。
5 一个组相联映射的Cache，有128块，每组4块，主存共有16384块，每块64个字，则主存地址共（ ）位，其中主存字块标记应为（ ）位，组地址应为（ ）位，Cache地址共（ ）位。
6 CPU从主存取出一条指令并执行该指令的时间叫（ ），它通常包含若干个（ ），而后者又包含若干个（ ）。
7 某中断系统中，每抽取一个输入数据就要中断CPU一次，中断处理程序接收取样的数据，并将其保存到主存缓冲区内。该中断处理需要X秒。另一方面，缓冲区内每存储N个数据，主程序就将其取出进行处理，这种处理需要Y秒，因此该系统可以跟踪到每秒（ ）次中断请求。
8 在计算机系统中，多个系统部件之间信息传送的公共通路称为（ ）。就其所传送信息的性质而言，在公共通路上传送的信息包括（ ）、（ ）、（ ）。
9 在虚存系统中，通常采用页表保护、段表保护和键保护方法实现（ ）保护。 10 安腾体系结构采用推测技术，利用（ ）推测方法和（ ）推测方法提高指令执行的并行度。
三、简答题（每小题8分，共16分）
1 列表比较CISC处理机和RISC处理机的特点。
2 简要列出64位的安腾处理机体系结构的主要特点。 四、计算题（12分）
有两个浮点数N1=2j1×S1,N2=2j2×S2，其中阶码用4位移码、尾数用8位原码表示（含1位符号位）。设j1=(11)2,S1=(+0.0110011)2,j2=(-10)2,S2=(+0.1101101)2，
8
求N1+N2，写出运算步骤及结果。 五、设计题（12分）
机器字长32位，常规设计的物理存储空间≤32M，若将物理存储空间扩展到256M，请提出一种设计方案。 六、分析题（10分）
某机的指令格式如下所示
X为寻址特征位：X=00：直接寻址；X=01：用变址寄存器RX1寻址；X=10：用变址寄存器RX2寻址；X=11：相对寻址 设(PC)=1234H,(RX1)=0037H,(RX2)=1122H（H代表十六进制数），请确定下列指令中的有效地址：
①4420H ②2244H ③1322H ④3521H 七、分析设计题（15分） 图1为某机运算器框图，BUS1～BUS3为3条总线，期于信号如a、h、LDR0～LDR3、S0～S3等均为电位或脉冲控制信号。
① 分析图中哪些是相容微操作信号？哪些是相斥微操作信号？
② 采用微程序控制方式，请设计微指令格式，并列出各控制字段的编码表。
本科生期末试卷（四）
一、选择题（每小题1分，共15分） 1 运算器的核心功能部件是（ ）。
A 数据总线 B ALU C 状态条件寄存器 D 通用寄存器 2 某单片机字长32位，其存储容量为4MB。若按字编址，它的寻址范围是（ ）。 A 1M B 4MB C 4M D 1MB
3 某SRAM芯片，其容量为1M×8位，除电源和接地端外，控制端有E和R/W#，该芯片的管脚引出线数目是（ ）。 A 20 B 28 C 30 D 32
9
4 双端口存储器所以能进行高速读/写操作，是因为采用（ ）。 A 高速芯片 B 新型器件C 流水技术 D 两套相互独立的读写电路
5 单地址指令中为了完成两个数的算术运算，除地址码指明的一个操作数以外，另一个数常需采用（ ）。
A 堆栈寻址方式 B 立即寻址方式C 隐含寻址方式 D 间接寻址方式 6 为确定下一条微指令的地址，通常采用断定方式，其基本思想是（ ）。 A 用程序计数器PC来产生后继微指令地址 B 用微程序计数器μPC来产生后继微指令地址
C 通过微指令顺序控制字段由设计者指定或由设计者指定的判别字段控制产生后继微指令地址
D 通过指令中指定一个专门字段来控制产生后继微指令地址 7 微程序控制器中，机器指令与微指令的关系是（ ）。 A 每一条机器指令由一条微指令来执行
B 每一条机器指令由一段用微指令编成的微程序来解释执行 C 一段机器指令组成的程序可由一条微指令来执行 D 一条微指令由若干条机器指令组成
8 CPU中跟踪指令后继地址的寄存器是（ ）。
A 地址寄存器 B 程序计数器 C 指令寄存器 D 通用寄存器 9 某寄存器中的数值为指令码，只有CPU的（ ）才能识别它。 A 指令译码器 B 判断程序 C 微指令 D 时序信号 10 为实现多级中断，保存现场信息最有效的方法是采用（ ）。 A 通用寄存器 B 堆栈 C 主存 D 外存 11 采用DMA方式传送数据时，每传送一个数据，就要占用一个（ ）的时间。 A 指令周期 B 机器周期 C 存储周期 D 总线周期
12 将IEEE1394串行标准接口与SCSI并行标准接口进行比较，指出下面陈述中不正确的项是（ ）。
A 前者数据传输率高B 前者数据传送的实时性好
C 前者使用6芯电缆，体积小D 前者不具有热插拔能力 13 下面陈述中，不属于虚存机制要解决的问题项是（ ）。
A调度问题B地址映射问题C替换与更新问题D 扩大物理主存的存储容量和字长
14 进程从运行状态转入就绪状态的可能原因是（ ）。A被选中占有处理机时间B等待某一事件发生C等待的事件已发生D时间片已用完 15 安腾处理机的一组指令中，可以并行执行的指令是（ ）。 A Id8 r1=[r3] B add r6=r8,r9
C SUB r3=r1,r4 D add r5=r3,r7 二、填空题（每小题2分，共20分）
1 计算机系统的层次结构从下至上可分为五级，即微程序设计级（或逻辑电路级）、一般机器级、操作系统级、（ ）级、（ ）级。 2 十进制数在计算机内有两种表示形式：（ ）形式和（ ）形式。前者主要用在非数值计算的应用领域，后者用于直接完成十进制数的算术运算。
3 一个定点数由符号位和数值域两部分组成。按小数点位置不同，定点数有（ ）和（ ）两种表示方法。
4 对存储器的要求是容量大、速度快、成本低，为了解决这三方面的矛盾，计
10